多点总线会带来什么 2022年3月22日 Saish Sawant而且Tim Wang Lee 没有评论 在早期的DDR系统中,时钟、命令和地址信号(这里称为C/A)使用分叉拓扑分布到多个dram,其中这些信号几乎同时传播到系统中的所有dram。命令行和地址行的传播延迟(在这样的系统中)给系统引入了时间偏差,限制了总线的工作频率,最终影响了这些内存系统的性能。 阅读更多
回到基础:IBIS/IBIS- ami和(LP)DDR5的路径 2021年3月30日 HeeSoo李而且Fangyi饶 一个评论 由于存储系统的速度等级不断提高,需要应用均衡,这给存储系统设计工程师带来了沉重的负担。幸运的是,针对单端信号的IBIS-AMI解决方案和转发时钟解决方案的引入克服了这些挑战。继续往下读,了解更多。 阅读更多
信号完整性基本原理 2021年1月19日 Tim Wang Lee 没有评论 DDR5与前几代之间最显著的区别是引入了决策反馈均衡,这是一种在串行链路系统中用于提高接收信号完整性的技术。随着新技术的出现,这篇简短的文章概述了DDR5上下文中的一些基本信号完整性概念。 阅读更多
《美丽新世界:模拟DDR5》 2020年2月11日 斯蒂芬。斯莱特 没有评论 备受期待的下一代DRAM技术(DDR5/LPDDR5)目前正在实验室中由全球领先的硅供应商进行验证。对于需要模拟这类系统的硬件工程师和SI专家来说,最新一代的计算机将带来一个巨大的惊喜。DDR5将首次为DRAM接收器引入决策反馈均衡(DFE)。 阅读更多