标有“PCB”标签的物品

在高性能PCB布局原理的概述中，Joe Aguilar阐述了热设计方法，提供了电力输送网络(PDN)的简介，讲述了路由高电流与降低阻抗的策略，并为设计有效的去耦电容提供了重要的考虑因素。

加入Eric Bogatin, SIJ技术编辑与Amit Bahl的对话，PCB Guy讨论免费的PCB设计工具，为什么您与晶圆厂的关系是一个关键因素。

最近的研究表明，该行业正在接近悬崖，在支持28 GHz奈奎斯特频率要求的串行链路方面，镀通孔技术已经达到了极限。在DesignCon2021上，来自梅奥诊所的一个团队介绍了他们在延长传统PCB技术“寿命”方面的工作。

随着Averatek半加法工艺(A-SAP)工艺的引入，使用与传统4 mil宽生产线相同的制造工艺线，线宽可低于1 mil。这使得在BGA转义区域使用比长路径路由区域更窄的路径成为可能。然而，使用这种路由架构意味着BGA逸出场中较窄的走线比路由区域中较宽的50欧姆走线具有更高的阻抗。那么，在阻抗失配成为问题之前，这些轨迹可以持续多长时间?这篇文章的作者提出了一个分析方法来找出答案。

如果您基于PCB堆叠设计了受控阻抗传输线，您如何知道PCB制造公司或其他供应商是否构建了您的堆叠以满足您的受控阻抗规范?

Artech房子宣布出版Bogatin的原型面包板和PCB设计实用指南Eric Bogatin著。

PCB走线中的弯曲看起来是非常基本、简单的结构，很容易模拟。从技术上讲，人们可以用任何具有足够精确的端口去嵌入能力的电磁求解器进行分析。在细线高速数字互连中，弯道的反射相对较小，甚至可能无法通过测量检测到。所以，谁在乎呢?继续往下读，了解更多。

设计正确的PCB堆叠可以决定产品的性能。如果产品具有阻抗和传输损耗敏感的电路，那么注意导体表面粗糙度是至关重要的。然而，有时相邻参考平面的粗糙度被忽略了。如果相邻的高速信号层使用比一个或两个参考平面更光滑的铜，将会发生比该层预期的更高的插入损耗，并可能导致产品不符合法规。那么，在最终确定堆栈之前是如何确定的呢?往下读吧。

不断向更高的数据速率发展，对实际SerDes信道的设计提出了越来越高的要求。开云体育官网登录平台网址在112G-PAM4时，UI仅为17.86 ps, PCB中的信号传输必须针对损耗、反射、串扰和电源完整性进行高度优化。本文总结了一项研究的关键要素，该研究描述了信号完整性和功率完整性设计过程，并展示了与测量数据相关的模拟SI和PI性能，以及使用支持112g的硅和高速压缩安装电缆连接器的测试板的测量眼图。

Benjamin Dannan和Steve Sandler合作探索了各种校准方法的权衡，并提供了一些建议和考虑因素，以进行精确的亚毫欧姆阻抗测量。