联机EDI CON

标题:更新DDR和GDDR内存接口的SI/PI设计和分析方法

日期:2020年10月20日

时间:太平洋时间下午12:30 /东部时间下午3:30

由:节奏

提出的:Frank Zavosh博士，高级首席产品工程师

文摘:
内存接口仍然是信号和电源完整性团队面临的最大挑战。在串行链路的速度下，单端信号的同时切换将这一设计挑战提升到一个新的水平，而不是表现良好的外设组件互连快车(PCI快车)的差分对。对于这些接口的低功率版本，电压波动低于一伏，就不再有任何功率波动的余量。设计团队需要一个强大的和经过验证的方法来应对这些挑战，以确保设计第一时间出现在实验室中。

本研讨会以双数据速率接口(DDR5)的第五个版本和图形双数据速率接口(GDDR6)的第六个版本为例，介绍了在布局之前和布局期间可以完成的工作，以及如何通过强大的、高效内存的签名仿真工具来加速和最小化路由后重新旋转的数量。

主持人生物:

弗兰克·扎沃什博士他是Cadence高级首席产品工程师，在高速电路和系统的设计和开发、测试和测量、设计流程和设计方法以及高速设计的数值建模方面拥有10多年的经验。他获得了亚利桑那州立大学电气工程硕士和博士学位。

请注意:
如欲报名参加其他EDI CON在线射频及微波相关活动，请浏览微波杂志网站．

注册即表示您同意将收集到的数据共享给Microwave Journal®、Signal Integrity Journal™、本次活动的演讲者和赞助商。您可以就所提出的主题与我们联系。

车间赞助商

白金赞助商