Cadence®Sigrity™PowerSI®环境提供快速准确的前沿IC封装和pcb全波电气分析，以克服日益具有挑战性的设计问题，如同时开关噪声(SSN)，信号耦合，有问题的解耦电容实现，以及低于或超过目标电压水平的设计区域。

Cadence®Allegro®Sigrity™信号完整性(SI)集成高速设计和分析环境简化了数字PCB系统和IC封装上高速互连的创建。从基本到高级的一系列能力使设计师和电气工程师能够在设计周期的所有阶段探索、优化和解决与电气性能相关的问题。

Cadence®Sigrity™PowerDC™环境为IC封装和pcb提供快速准确的直流分析以及热分析，还支持电气和热联合模拟。针对布局前和布局后的应用，Sigrity PowerDC方法使您能够快速识别红外降、电流密度和热问题，这些问题都是现场故障的主要风险。

Cadence®Sigrity™PowerSI®3D EM Extraction Option是一种三维(3D)全波和准静态电磁场(EM)求解器技术，专为IC封装和PCB设计的s参数模型提取，用于电源完整性(PI)和信号完整性(SI)分析。自适应有限元网格(FEM)细化技术为复杂的三维结构提供了一致的精度。

Cadence®Allegro®Sigrity™PI设计和分析环境简化了在高速和大电流PCB系统和IC封装上的电源传输网络(pdn)的创建。一系列功能使您能够在设计周期的所有阶段探索、优化和解决与电气性能相关的问题。该解决方案与Cadence PCB和IC封装布局编辑器紧密集成。

Cadence配备独特的设备，可以让您在一个步骤中进行广泛的信号和电源完整性研究^®Sigrity™SPEED2000™技术是一种基于布局的时域仿真工具，用于IC封装和/或电路板设计。Sigrity SPEED2000技术将电路和传输在线模拟与快速，专用的全波电磁场求解器相结合。

为了确保您在系统和组件级别上获得高性能，同时节省15%至50%的解耦电容器(decap)成本，Cadence^®Sigrity™OptimizePI™技术可对电路板和IC封装进行完整的交流频率分析。支持布局前和布局后研究，它可以快速确定最佳decap选择和放置位置，以满足您的电力输送网络(PDN)需求。

Cadence®Sigrity™SystemSI™信号完整性(SI)解决方案为准确评估高速芯片对芯片系统设计提供了全面灵活的SI分析环境。解决方案支持行业标准模型格式，并自动连接模型。

Cadence®Sigrity™XtractIM™工具提供了一个完整的模型提取环境，专门针对IC包应用。该工具以IBIS或SPICE电路网表格式生成IC包的电气模型。这些简洁的寄生模型可以是每管脚/网络RLC列表、耦合矩阵或Pi/T SPICE子电路。

为了跟上高速接口的快速发展，您需要能够在数小时内(而不是数天)运行准确的全总线模拟。通过将模型从晶体管转换为功率感知IBIS行为，Cadence®Sigrity™晶体管到行为模型转换(T2B™)可以通过避免耗时的晶体管级模拟和不准确的非功率感知IBIS模型模拟来帮助您满足越来越短的期限。

节奏^®Sigrity™宽带SPICE™技术准确快速地将n端口无源网络参数，如散射，阻抗或导纳(S, Z或Y)转换为SPICE等效电路，可用于时域模拟。

Cadence®Sigrity™XcitePI™提取技术采用GDSII或LEF/DEF格式的芯片布局数据，并生成由完全分布式PDN和I/O网络组成的综合SPICE模型，并考虑信号、电源和地面之间的所有电磁耦合效应。