DDR内存接口正变得越来越普遍，并对那些设计高速嵌入式系统的人提出了一组独特的挑战。本文将研究DDR接口测试的全部内容，主要集中在物理层和常见问题的解决方案。

物理层测试确定电压水平、时序和信号保真度是否足以使系统正常工作。这与协议层测试不同，协议层测试确定控制器和存储芯片是否在数字级及以上正确通信。

在物理层测试领域中有三个子类别:

• 合规性:设备输出信号是否符合JEDEC规范?
• 验证:设备在系统环境中是否正确交互?
• 调试:为什么我的设备/系统没有像它应该的那样运行?

合规性测试意味着一系列特定的、强制性的测试;这些测试对DRAM和控制器供应商至关重要。验证测试对系统集成商来说是至关重要的，它的规定性较低，但要求对系统行为有更充分的可见性。调试需要系统行为的详尽视图，通常遵循失败的遵从性测试和/或有缺陷的系统行为。

图1:通过分析高速信号和命令总线之间的相互作用，可以深入了解DDR行为

哪些DDR信号对这种测试是重要的?在物理层遵从性和验证测试中，图1中所示的最快信号是最关键的:时钟(CK)、频闪(DQS)和数据(DQn)。这些信号必须作为模拟波形进行分析，以充分表征它们的信号保真度。由于DDR接口中有许多数据线，因此测试所有这些数据线是一项耗时的任务。因此，在许多情况下，板级模拟揭示了最可能的最坏情况数据线，以隔离它们进行测试。

图2:显示的是一个完整的DDR分析系统的示例

为了获得更完整的系统级视图，分析高速CK、DQ和DQS信号与较慢的命令总线之间的交互，可以更深入地了解行为。在许多情况下，只要采集达到高定时精度，获取这些信号的数字状态就足够了。

一个完整的DDR分析系统是什么样的?图2提供了一个示例。为了采集模拟信号，高带宽示波器与低负载差动探头配对。数字信号需要高采样率数字分析仪和高带宽数字探头。在示波器上，分析软件处理脉冲识别并执行测量。

图3:显示的是用于DDR内存的典型BGA包

现在，让我们仔细研究这些接口时所面临的一些具体挑战。

第一个测试挑战是简单地访问感兴趣的信号。如今，DRAM芯片采用球形网格阵列(BGA)封装，通过波焊与PCB上的匹配衬垫阵列相连(图3)。如何获得这些衬垫呢?

图4:位于DRAM芯片和PCB之间的中间体可以缓解信号访问的困难

使BGA焊点易于接触的三种常见方法包括:背面通孔、中间物和DIMM系列电阻。如果它们包含在PCB布局中，背面过孔可以是探测DDR信号的理想位置。通常，良好的信号保真度源于通孔接近终端。然而，许多设备(如双秩内存和密集嵌入式系统)使得这种访问选项无法维持。

插入器的第二种选择也可以在困难的访问情况下使用(图4)。与背面过孔一样，插入器提供了相当好的信号保真度。然而，如果要正确安装套接字，它们会增加额外的复杂性。此外，在拥挤的pcb上，插入器的足迹可能会有问题。

图5:DIMM系列电阻是双秩内存的一个很好的替代品

如果涉及双排(或双面)内存，背面过孔将无法访问。这使得DIMM系列电阻成为信号访问的一个很好的替代位置(图5)。这种方法的缺点是探头和DRAM终端之间的距离会导致来自接收器的反射问题。

本内容原载于Teledyne LeCroy测试发生博客．

另请参阅: DDR内存接口基础//www.lambexpress.com/blogs/8-for-good-measure/post/473-ddr-memory-interface-basics