人工智能。高频交易。网络安全、5G基础设施。

这些和其他需求的应用需要最高性能的硅。幸运的是，56 Gbps PAM4以太网交换机、fpga、serde和定时硅已经上市。112 Gbps PAM4测试硅也在NDA下可用，112 Gbps PAM4硅的生产指日可待。

系统架构师、PCB设计师、SI专家和其他工程师正在迅速发现一些东西。演示或原型56/112 Gbps PAM4性能是一回事。在这些数据速率下实现生产级一致性完全是另一项任务。有哪些挑战?

56/112 Gbps PAM4信号退化的来源

简而言之，所有的设计细节都很重要。以传播媒介为例。大多数工程师可能认为他们使用的是PCB，但事实未必如此。在远距离应用中，在56/112 Gbps的PAM4数据速率下，使用低噪声、高性能的双轴电缆组件可能是更好的选择。光纤也可能是一种选择。在使用PCB时，层压板材料的选择对优化性能至关重要。

还有哪些设计细节会影响整个系统的性能?生产过程的主要目标是消除或最小化系统级设计参数的可变性。例如，制造变化发生在PCB和组件级别。由于PCB织物编织造成的倾斜会影响信号的完整性。此外，硅的变化虽然很小，但可能会在批次之间发生。COM之类的规范有助于在系统建模中消除这些变量。

对于互连，由于温度变化导致的性能下降往往被忽视。考虑一个跨越几种不同媒介的典型信号轨迹。假设线路长度不变，插入损耗(IL)随着频率的增加而增加。但是在同一轨迹中，温度变化对插入损失有什么影响呢?

上图显示了温度在多种介质中对IL的影响。在高频率(>20 GHz)下，IL在25°C - 85°C的温度范围内可以变化更多~10db。虽然使用高性能超低损耗材料(如MEGTRON 7和Tachyon)，温度对IL的影响有所减轻，但在高数据速率下，温度的变化仍然足以影响系统性能。

解决方案是什么?

温度变化及其对插入损耗的影响只是设计中需要考虑的一个细节。在56/112 Gbps PAM4系统中，工程师如何弥补这一点和其他设计细节?信号和系统需要以适当的相关性进行建模、模拟和测试。

在我们的实验室，互连产品开发和通道性能的重点是多物理建模和仿真。根据电气、机械、热和其他标准对互连和信号通道进行建模和模拟，以优化性能。随着解决方案的模拟和测试，通过高度迭代的过程开发出更精确的模型。

原型组件和系统被构建和测试，直到测试数据与模拟数据相关联。这种模拟和测试数据的高精度相关性提供了更准确的模型，信号通道上的更高信号裕度，以及对最终互连解决方案的更高工程置信度。

有关此主题的更多详情，请注册在这里到技术会议112 Gbps PAM4的高速互连设计和相关性:它对我有什么影响?从联机EDI CON关于这个话题。