RSS
电力电子工程师和电力完整性工程师有一个共同的目标:为系统提供正确的电压、电流和噪声特性，以实现所需的性能。不幸的是，他们没有太多的共同之处。他们通常使用不同的工具、词汇和价值指标。结果，双方都输了。
如图1所示，一个真实的系统包括一个稳压器、负载电路和印刷电路板(PCB)、互连和去耦电容器。电力电子工程师关注的是电源输入和输出端的性能。主要的优点是运行效率、尺寸、重量、纹波、稳定性(通常使用Bode图进行评估)和负载阶跃响应。当然，还有其他指标，但这是一个不错的总结。
电源完整性工程师关注负载电路的性能，这通常意味着高速电路(如fpga, cpu和数据收发器)以及低功耗器件(如低噪声放大器，传感器和参考时钟)。主要的性能指标是噪声、电源轨阻抗和负载诱导的瞬态响应。
电力电子工程师通常使用SPICE模拟器，而电力完整性工程师则使用电磁模拟器，以便考虑PCB相关的寄生效应。
电力电子工程师将负载调节称为电源处与负载电流相关的压降，而电力完整性工程师将其称为红外压降。电力电子工程师将负载电流变化的电压响应称为阶跃负载响应或瞬态响应，而电力完整性工程师将其称为地反弹和VDD下垂。
图1所示。典型的系统包括稳压器、PCB和互连，以及用于高速负载的去耦电容器。电压调节器和负载都会产生系统噪声。阻抗不匹配会放大这些噪声源。
尽管电力电子工程师和电力完整性工程师有不同的关注点、模拟器和词汇，但他们有共同的阻抗和噪声关注点。例如，PCB和去耦电容阻抗会对稳压器的稳定性产生负面影响，而电源和PCB阻抗会在高速负载下增加负载诱发的瞬态电压。不幸的是，两位工程师都在关注他们设备的功率，而这是错误的地方!
PCB是一条传输线，包含电感和电容。稳压器阻抗通常比PCB特性阻抗低得多，导致显著的失配。阻抗失配导致谐振阻抗峰值，进一步增加了高速负载下的噪声电压。与直觉相反的是，VRM阻抗越低，负载上的阻抗就越高。提高电源阻抗可以改善负载下的性能。图2说明了这种效果。
图2。高速负载下的阻抗用三种不同的电源阻抗表示。低ESR陶瓷电容器(红色走线)在7 MHz处产生8Ω谐振峰，而高ESR电容器将其降低到6Ω。将稳压器阻抗增加到2Ω消除了谐振，并导致更低的2Ω峰值阻抗。
图2显示了阻抗，如在高速负载下看到的，使用三个不同的稳压器源阻抗。这三幅图显示了低ESR陶瓷稳压器输出电容(红色走线)、高ESR钽输出电容(蓝色走线)和稳压器与高速负载之间的串联电阻2Ω的影响。2Ω串联电阻消除了7mhz的谐振，最大阻抗为2Ω。高ESR的钽电容阻抗峰值6Ω较高，而低ESR的陶瓷电容阻抗峰值8Ω最高。
这个简单的例子清楚地表明，高速负载的阻抗变化可能与电源的阻抗变化相反。例如，在稳压器上增加一个低ESR电容来最小化尖峰噪声，可以显著增加负载的噪声。
在另一个例子中，我们可以级联问题，导致错误的设计决策。图3显示了电源和高速负载下的电源开关频率纹波。
图3。该仿真显示了电源和高速负载引脚处的电源开关纹波。电磁模拟器考虑了PCB寄生电容和去耦电容。电源工程师和电源完整性工程师看到的纹波不同。电源工程师可能会得出结论，他需要增加更多的电容器。这将增加成本、尺寸和重量，并降低可靠性。同时，较低的阻抗会增加高速负载下的阻抗，如前所示。这种错误的解读导致了双输的结果。
由于PCB寄生和去耦电容，高速负载下的纹波比VRM小得多，高频含量也少得多。电源工程师会观察电源的纹波，并决定增加更多的滤波。这将增加成本和重量，同时降低可靠性并消耗PCB上宝贵的空间。
这种设计分辨率将级联，因为在稳压器上添加电容将降低稳压器输出引脚的阻抗。如前所述，这将增加高速负载下的噪声。这些过滤器增加的组件、成本、降低的可靠性和占用的空间导致性能下降，因此每个人都是输家。当然，高速负载下的噪声也有可能比VRM更高，因为存在与稳压器噪声电压或噪声电压的谐波对应的噪声频率对齐的PCB谐振。
通过建立平坦电源轨阻抗幅值和纹波噪声容限，电力电子工程师和电力完整性工程师可以主要关注各自的终端。适当的阻抗通常是使用目标阻抗准则建立的。阻抗的一个非常粗略的估计是允许电压噪声的三分之一除以高速动态电流，这应该从电源完整性工程师那里得到。并且，请记住，电源纹波在高速负载下的表现与在电源终端上的表现非常不同。
当系统完成并安装后，两位工程师都将实现他们的预期目标。还有一个提示。如果您使用的是EM模拟器，如Keysight ADS，则稳压器、带去耦电容的PCB和高速负载都可以一起模拟。