在过去的许多年里，我经常收到来自同事、朋友和业内专业人士的问题，以澄清配电网络(PDN)两个看似独立但相互竞争的任务和要求之间的联系:及时地向负载交付和供应足够的电荷，以避免负载电压过大的下降，而不是实现所需的阻抗目标和电容器交付超出其串联谐振频率的电荷的能力。这些要求是如何相互关联的?

要正确回答这些问题，我们首先需要放眼全局，牢记一些基本事实和原则。图1显示了负载点(POL) PDN的简化一维框图，包括直流电源、旁路电容器、PCB结构、封装和硅。

图1:端到端POL PDN的一维方框图。

在这个方框图中，有一个电源产生一个名义上恒定的调节直流电压，低和高频旁路电容器和当前的消费者:半导体器件。所有这些都是通过导体相互连接的:PCB平面，电源条，水坑，通孔和半导体(通常是硅)器件的封装。我们的目标是为负载提供足够稳定的电压，尽管其电流变化。

即使每个块也可以用它的多节点分布式模型来表示，为了得到开篇问题的答案，这个简单的集总串行模型就足够了。作为基本要求，我们通常需要V_交流负载上的交流瞬态电压要远远小于标称直流轨道电压V_笔名我们想在整个模具上保持的直流负载电压。典型的比例是1.5倍于两个数量级:V_交流是百分之几的V_笔名．在负载点方案中，我们假设硅的噪声主要是由于硅当前需求的波动造成的:系统中其他负载引起的“串扰”噪声被忽略了。类似地，假定电源产生的噪声可以忽略不计，或者只是供电轨道上最坏情况噪声的一小部分。沿着路径也有串联电阻，负载的直流平均电流将在直流电源输出和负载之间产生直流降，或者对于直流电源有遥感连接的情况，在遥感点(为了简单起见，这里没有显示)和负载之间。

直流电源在其设定的输出电压上也有一个有限的公差和漂移。这在图2．电压图上的绿条表示直流设定点精度和任何未补偿的直流压降。由于负载电流波动加上任何DC-DC变换器输出纹波(在直流源是开关稳压器的情况下)造成的瞬态噪声由橙色条表示。总之，直流电压容差和直流降以及最坏情况下的交流噪声必须保持在V以内_马克斯和V_最小值硅的电压限制。为了简单起见，我们假设没有额外的裕度，如果需要，可以很容易地将其添加到这个计算中。在不限制通用性的情况下，假设对称电压分配，其中直流公差和交流公差杆均匀地放置在标称电压的上方和下方。根据实际电路的细节，在一些实际系统中，直流和交流公差条可能以不对称的方式围绕标称电压排列。

图2:供电轨电压图，说明主要设计参数。

虽然交流电压预计是直流电压的一小部分，但在许多电源导轨设计中，我们必须假设负载的直流和交流电流是可比的:如果我们没有指定交流暂态电流，则假设50%的值，即交流暂态电流假设为最大直流电流的一半。

这些时域要求可以转换到频域。如果我们假设在轨道上，由于ΔI电流瞬态，我们允许ΔV最坏情况的电压波动，我们可以称它们的比率为阻抗目标[1]。

Ztarget= ΔV ΔI

这种阻抗目标计算可以很好地预测最坏情况下的噪声，只要我们在负载上创建一个相对平坦和频率无关的PDN阻抗。带Z的平(电阻性)PDN阻抗_目标值时，我们保证对于任意序列DI电流步长所产生的瞬态噪声不会大于ΔV[2]。严格地说，这也假设整个PDN是线性和时不变的。

有很多情况下，我们不能，或由于某种原因不想，创建一个平坦的PDN阻抗。正如[3]，[4]和[5]中所指出和解释的那样，对于不超过目标阻抗的非平坦阻抗，我们支付增加的最差情况噪声的惩罚，其中惩罚比取决于我们扭曲平坦阻抗的程度。对于我们今天在设计中发现的典型非平坦阻抗剖面，惩罚比不超过3，这通过设计Z提供了一个简单的安全设计过程_目标/ 3。

我们还可以计算负载的等效直流电阻，在最大负载电流时，其最小。

Rload = VDCImax

无论我们在实际情况下观察电压或阻抗，我们都会看到一个好的PDN是“刚性的”:电压瞬态与标称直流电压相比很小，同样地，负载的PDN阻抗比负载本身的阻抗要低得多。

首先，我们看看这条链的中间部分:旁路电容器和导体相互连接的元素。的分流元件印刷电路板而且包块是离散电容器:C_散装C_陶瓷和C_包裹．它们可以涵盖非常广泛的类型和结构。散装电容器可以是电解，钽，聚合物钽或铌电容器在通孔或表面安装封装。电路板上的陶瓷电容器和封装电容器(通常也是陶瓷电容器)通常是表面安装的，并且可能有不同的外壳尺寸和几何形状:物理上更小和/或低电感(如反向几何或交叉指型)封装电容器。在电路板上，物理上更大的外壳尺寸和更高的电容值用于常规的两端外壳样式。在非常精细的尺度上，这些电容器都显示出一些非线性和时间依赖性[6]。然而，鉴于在正常操作期间，这些电容器的交流电压非常小，非线性可以安全地忽略。同样，即使电容器由于老化和时间依赖性环境温度而显示出时间变化，对于短暂瞬变的持续时间，时间依赖性可以忽略不计。对于导电互连更是如此:PCB平面、条带、贴片、走线、过孔和组件衬垫都可以被认为是线性和时不变的。

综上所述，我们的第一个主要结论是，在一个性能良好的PDN中，为了进行快速瞬态响应计算，旁路电容器和PCB导体可以被建模为线性和时不变元素。

接下来，我们从负载开始，对链条的两端进行一些观察。半导体器件用它的并联C表示_死电容，L系列_死电感和R_死电阻和R_负载，表示数字设备中由于器件电容上的电压波动造成的漏电和功率损失所消耗的电流。在逻辑设备中，如CPU或FPGA核心，这些元素代表开关单元，这些自然是非线性元素。然而，我们前面说过PDN阻抗应该比负载阻抗低得多，因此负载可以被表示瞬态电流的电流源所取代。虽然在这种情况下存在非线性，但由于阻抗的比率，这并不重要。

最后让我们看看DC源。它可能是电池，或线性电压调节器或开关电压调节器。电压调节器可能是非线性的，特别是对于大的瞬态电流，但它们的带宽是有限的;它们不能响应非常快的电流瞬态;这就是为什么我们需要旁路电容器来提供初始电荷。

从这些考虑，我们的第二个结论是，这个PDN链的任何一端都不影响快速瞬态计算:直流源没有响应快速瞬态的带宽，非线性硅的阻抗比PDN阻抗高得多，因此，在一阶中，它可以由(线性)电流源建模。

现在我们可以得出一个一般的结论，并对开头的问题给出一个一般的答案。对于快速瞬态负载，板上的噪声特征将高度独立于直流源和硅负载。瞬态噪声主要取决于旁路电容和PCB互连，可以认为是线性和时不变的。对于线性和时不变网络，时域和频域的描述是等价的，因此，我们可以在任何我们更熟悉的域或任何更容易提供必要信息的域或以更容易理解的形式查看结果。如果要求设置正确，无论它们设置在频域还是时域，对于线性和时不变系统，它们都会产生相同的结果。

在本文的其余部分，我们将研究典型的数字和波形来说明这些结论。

在图3我们添加了典型的数字来表示一个假设的运行在1GHz的10W FPGA核心的PDN。从右边开始，0.1欧姆R_负载值仅仅来自10W的耗散和1V的供电电压。C_死电容可以从时钟频率和功耗来估计。如果我们忽略漏电流，时钟信号的每个边缘都会产生损耗

E = 12 cv2

由于每个时钟周期有两条边，总耗散功率变成

P = CV2ƒ

如果我们重新排列上面的方程，我们得到C_死= 10nf。

10 pH的电感和0.1 mOhm的电阻代表电网在硅上的电阻和电感。

图3: 1V/10W/1GHz核心轨端到端POL PDN的一维方框图，典型数字。

散装电容器，陶瓷电容器和封装电容器代表单个电容器，但在许多设计中，我们在每个类别中都有多个部件;中的值图3表示多个片段的累积结果。图4显示了四个电容组作为独立电容的阻抗，没有它们的相互作用。注意，实际值可能很大程度上取决于设计的性质。我们可以从每个电容器组的电容和电感值计算出它们的串联谐振频率。表1显示从SPICE模拟中使用的参数计算出的计算序列谐振频率(SRF)值。

表1:每个电容器组的C-R-L等效值和计算出的SRF。

我们可以用这些值图4并且可以识别频率范围，根据流行的信念，这些电容器可以有效地提供充电。例如，陶瓷电容器组的1.6 MHz SRF表明，这些电容器可能无法提供超过1微秒的充电速度。

图4:图3电路中四个电容器组的阻抗。横轴为频率，纵轴为阻抗大小，单位为欧姆。

在我们查看时域结果之前，我们还应该查看整个PDN的累积阻抗图。图5显示了在C上模拟的阻抗幅度_死．我们看到三个共振峰;这些对应于电容器组之间的内部共振。例如，峰值为0.1欧姆的200 MHz峰值是由封装电感和模具电容产生的模封装谐振。

图5:PDN的阻抗大小如图3所示，如图C所示_死．

如果我们取一个非常快的电流边缘，表示来自硅的突然电流需求，由四个电容器组提供的模拟瞬态电流显示在图6．请注意，为了显示这些电容器工作的几个数量级频率范围，水平时间刻度为对数。蓝色轨迹是励磁电流:我们假设最大持续电流的50%是上升时间为200 ps的阶跃幅度。

图6:PDN电容器中响应5A 200ps电流阶跃的瞬态电流。

黑色痕迹显示的是模具电容中的电流。它携带所有初始瞬态到大约10ns的时间，之后它的电流减小。我们可以注意到，在几百皮秒的时间窗口中，只有芯片电容提供电流:串联电感阻止其他电容参与。大约半纳秒后的初始电流步骤，封装和板陶瓷电容器开始提供电流。封装电容器的电流在100ns后消失，而板陶瓷电容器的供电时间可达3微秒。最后，大容量电容器在大约100纳秒的时间内，提供大约1毫秒的电流。1毫秒后，直流电源携带电流。

结论

的阻抗图图5表明当我们考虑整个功率分布组件链时，反谐振可以沿着这条路建立起来，并且电流波形图6告诉我们电容器也能提供高于串联谐振频率的瞬态电流。正如我们前面所总结的，只要我们用线性元素对PDN建模，时间域和频域描述就会携带等价的信息。

引用:

[1] Larry D. Smith, Raymond E. Anderson, Douglas W. Forehand, Thomas J. Pelc，和Tanmoy Roy，“现代CMOS技术的配电系统设计方法和电容器选择”，IEEE先进封装汇刊，第22卷，no. 2。3，页284-291,1999年8月。

[2] Drabkin等，“微处理器电源分配系统的非周期谐振激励和反向脉冲技术”，EPEP 2002，第175页。

[3]“基于时域和频域性能的旁路电容选择”，在TecForum TF-MP3配电网方法的比较＂

[4]”最坏情况下PDN噪声的系统估计:目标阻抗和异常波，“安静力量”专栏，2015年，可在

[5]”如何设计一个PDN以应对最坏的情况?QuietPower专栏，2015年

[6]”无源元件的动态模型，“安静力量”专栏，2016年