RSS
电力电子工程师和电力完整性工程师有一个共同的目标:为系统提供正确的电压、电流和噪声特性，以实现所需的性能。不幸的是，他们没有分享太多其他东西。他们通常使用不同的工具、词汇和优点指标。结果，双方都输了。
如图1所示，一个真正的系统包括电压调节器、负载电路和印刷电路板(PCB)、互连器和去耦电容。电力电子工程师主要关注电源输入和输出终端的性能。主要的优点是运行效率、尺寸、重量、波纹、稳定性(通常使用博德图进行评估)和负载阶跃响应。当然，还有其他指标，但这是一个不错的总结。
电源完整性工程师关注负载电路的性能，这通常意味着高速电路(如fpga、cpu和数据收发器)以及低功率设备(如低噪声放大器、传感器和参考时钟)。主要的优点是噪声，功率轨阻抗和负载引起的瞬态响应。
电力电子工程师通常使用SPICE模拟器，而电力完整性工程师使用电磁模拟器，以考虑PCB相关的寄生效应。
电力电子工程师将负载调节称为电源处与负载电流相关的电压降，电力完整性工程师将其称为IR降。电力电子工程师将电压对负载电流变化的响应称为步进负载响应或瞬态响应，而电力完整性工程师将其称为接地反弹和VDD下垂。
图1。一个典型的系统包括电压调节器，PCB和互连线，以及用于高速负载的去耦电容器。电压调节器和负载都会产生系统噪声。阻抗不匹配会放大这些噪声源。
尽管电力电子工程师和电力完整性工程师有不同的关注点、模拟器和词汇表，但他们有共同的阻抗和噪声关注点。例如，PCB和去耦电容阻抗会对稳压器的稳定性产生负面影响，而电源和PCB阻抗会在高速负载下增加负载诱导的瞬态电压。不幸的是，两位工程师都在关注他们设备的功率，而这是错误的地方!
PCB是一条传输线，包含电感和电容。稳压器阻抗通常远低于PCB特性阻抗，导致显著的不匹配。阻抗失配导致谐振阻抗峰值，进一步增加了高速负载下的噪声电压。与直觉相反，VRM阻抗推得越低，负载处的阻抗就越高。提高电源阻抗可以提高负载时的性能。这种效果如图2所示。
图2。高速负载下的阻抗用三种不同的电源阻抗表示。低ESR陶瓷电容(红色轨迹)在7 MHz时产生8Ω谐振峰，而更高的ESR电容将其降低到6Ω。将稳压器阻抗增加到2Ω可以消除共振，并产生一个更低的2Ω峰值阻抗。
图2显示了在高速负载下所见的阻抗，使用三个不同的稳压器源阻抗。这三个图显示了低ESR陶瓷稳压器输出电容(红色轨迹)、高ESR钽输出电容(蓝色轨迹)以及稳压器和高速负载之间的串联电阻2Ω的影响。2Ω系列电阻消除了7 MHz谐振，最大阻抗为2Ω。ESR较高的钽电容的阻抗峰值为6Ω，而ESR较低的陶瓷电容的阻抗峰值为8Ω。
这个简单的例子清楚地表明，在高速负载的阻抗变化可以相反的阻抗变化在电源。例如，在稳压器上添加一个低ESR电容以最小化峰值噪声，可以显著增加负载时的噪声。
在另一个例子中，我们可以级联问题，导致不正确的设计决策。在图3中，电源开关频率纹波分别显示在供电和高速负载时。
图3。仿真显示了电源开关纹波在电源和高速负载的引脚处。EM模拟器考虑了PCB寄生和去耦电容。电源工程师和电力完整性工程师看到不同的波纹。电源工程师可能会得出结论，他需要添加更多的电容器。这将增加成本、尺寸和重量，并降低可靠性。同时，较低的阻抗会增加高速负载下的阻抗，如前所述。这种不正确的解释导致了双输的结果。
由于PCB寄生和去耦电容的存在，在高速负载下的纹波比在VRM上要小得多，高频含量也少得多。电源工程师会观察电源的纹波，并决定增加更多的滤波。这将增加成本和重量，同时降低可靠性并消耗PCB上宝贵的空间。
这种设计分辨率将级联，因为在稳压器上添加电容将降低稳压器输出引脚的阻抗。如上例所述，这将增加高速负载时的噪声。增加的组件、成本、降低的可靠性和给这些过滤器的空间的结果是性能下降，因此所有人都损失了。当然，在高速负载下，噪声也有可能比在VRM上更高，因为PCB谐振与与稳压器噪声电压或噪声电压的谐波相对应的噪声频率一致。
通过建立一个平坦的功率轨阻抗幅值和脉动噪声容限，电力电子工程师和电力完整性工程师可以各自专注于自己的终端。适当的阻抗通常通过目标阻抗准则来确定。阻抗的一个非常粗略的估计是允许的电压噪声除以高速动态电流的三分之一，这应该可以从功率完整性工程师得到。并且，请记住，在高速负载下，电源纹波的表现与在电源终端上非常不同。
当系统完成并安装后，两位工程师将实现他们的预期目标。还有一个建议。如果您使用的是EM模拟器，如Keysight ADS，电压调节器，带去耦电容的PCB和高速负载都可以一起模拟。