我喜欢列清单。Mentor Graphics刚刚发布了一个免费版本的设计规则检查器，其中列出了在你的下一个设计中需要注意的前22个潜在问题。名单是免费浏览还有一个自动DRC检查器，包含列表中的前8个，可以免费下载。可以购买包含所有22种功能的自动化工具。

这是一个方便的参考指南和任何布局格式的自动检查器。

无论你多么了解设计原则，无论你在设计电路板方面有多少经验，都很容易出现一些问题，因为你只是忘记检查该功能，或者你的设计太大了，无法手动检查。这就是设计规则检查器的用武之地。

许多EDA布局工具都内置了一个。它们有时被称为专家系统，因为这就像有一个专家坐在你旁边，当它注意到你的设计中的一个功能时，它会在你的肋骨上轻推你，你可能想再看一眼。

在Mentor Graphics HyperLynx DRC中，每个规则都有一个简短的视频，描述了规则检查的内容以及如何设置约束。

以下是他们的名单。即使您不使用这个DRC工具，它也是一个方便的列表，可以钉在墙上。

1. 阻抗目标，基于截面几何
2. T-fork，专门用于DDR路由，寻找等长的分支
3. 基于截面的微分阻抗目标
4. 差动对耦合和偏斜
5. 差动对相位匹配-足够的长度匹配补偿
6. 去耦电容器放置-保持他们接近IC引脚
7. 金属岛-在铜填充过程中产生的浮动金属
8. 网眼越过缝隙——应该排在列表的第一名
9. 边缘率-识别边缘率最快和对SI问题最敏感的网络
10. 保护痕迹-确保保护痕迹有足够高的地面通孔密度
11. 长网-注意可能需要终止的最长线路。
12. 长存根——如果路由存根太长，应该是#2。在较高的数据速率下可能是一个致命问题。
13. 多通孔-如果信号路径中有太多的通孔转换。
14. 终止检查-终止方案是否充分，并且接近RX
15. 串扰耦合-耦合长度大于耦合间距
16. 边缘率对周期-上升时间相对于周期是否太长?
17. 拓扑:星型-如果您使用这种拓扑，请确保腿的长度相等
18. 通过存根长度-特别重要的非常高速串行链路> 5 Gbps
19. 拓扑结构:DDR3或DDR4中典型的飞越。检查每个段的长度
20. Decap order-(注:我认为这是一个误导规则)
21. 电源/gnd宽度-确保电源走线宽度足够宽
22. 信号供应-确保正确的供应线到正确的IC引脚