我喜欢清单。Mentor Graphics刚刚发布了一个免费版本的设计规则检查器，其中列出了你在下一次设计中需要注意的22个潜在问题。清单如下免费观看还有一个自动DRC检查器，可以免费下载列表中的前八个。一个自动化的工具与所有22是可购买的。

它既是一个方便的参考指南，也是任何布局格式的自动检查器。

无论你对设计原则有多了解，无论你在设计电路板方面有多少经验，都很容易出现一些问题，因为你只是忘记检查功能，或者你的设计太大而无法手动检查。这就是设计规则检查器的用武之地。

许多EDA布局工具都内置了一个。它们有时被称为专家系统，因为这就像有一个专家坐在你旁边，当他注意到你的设计中有一个你可能想要重新审视的功能时，他会轻轻推你一把。

在Mentor Graphics HyperLynx DRC中，每个规则都有一个简短的视频，其中描述了规则检查的内容以及如何设置约束。

这是他们的名单。即使你不使用这个DRC工具，它也是一个可以贴在墙上的方便列表。

1. 阻抗目标，基于截面几何
2. T-fork，专门用于DDR路由，寻找等长度的分支
3. 差分阻抗目标，基于横截面
4. 差动对耦合和斜
5. 差分对相位匹配-足够的长度匹配补偿
6. 去耦电容放置-保持它们靠近IC引脚
7. 金属岛-在铜填充过程中产生的漂浮金属
8. 网队穿越缝隙——应该排在第一位
9. 边缘速率-识别网络最快的边缘速率和最敏感的SI问题
10. 保护走线-确保保护走线有足够高的接地过孔密度
11. 长网-注意最长的痕迹，可能需要终止。
12. 长stub -如果路由stub太长，应该是#2。在更高的数据速率下可能是一个致命的问题。
13. 多个过孔-如果在信号路径中有太多的过孔转换。
14. 终止检查——终止方案是否足够，是否接近RX
15. 串扰耦合——是指耦合长度过长而导致耦合间距过大
16. 边缘率与周期的比值-与周期相比上升时间是否太长?
17. 拓扑图:星形-如果你使用这种拓扑图，确保腿的长度相等
18. 通过存根长度-在> 5gbps的高速串行链路中尤其重要
19. 拓扑:DDR3或DDR4飞通典型。检查每个片段的长度
20. 封盖命令-(注:我认为这是一个误导性的规则)
21. 电源/地宽度-确保电源走线的宽度足够宽的电流
22. 信号供应-确保正确的电源线到正确的IC引脚