那又怎样?这个问题应该经常问。注意到效果是一回事，让这种效果引起问题是另一回事。如果需要花钱来解决问题，这一点尤其正确。值得吗?

所以在一个骰子上的电源导轨上有一些噪音。那又怎样?噪音的缺点是什么?

当我们评估接收机信号的噪声预算时，我们通常确定三种噪声源:反射噪声、串扰和电源轨噪声。在典型的最坏情况下的噪声预算，我们可能有大约15%的Vcc摆动作为一侧的噪声裕度。如果没有一个强有力的谈判者对特定的噪声源，我们通常在三个噪声源之间平均分配15%的余量，并将铁路噪声的Vcc的5%作为可接受的限制。

有些器件，如adc和dac，对电压轨噪声更敏感，不能容忍接近5%的噪声。对于这些器件，可接受的轨电压噪声要小得多。

电压轨噪声也会影响抖动。由于高速串行链路互连推动了物理和实际均衡技术的极限，因此需要减少所有其他来源的抖动。这也是为什么钢轨上的噪声应该降低到5%以下的另一个原因。

当Vdd高于标称值时，晶体管沟道中的载流子看到更高的电场，在更短的时间内通过沟道漂移，并且与该导轨相连的任何门的传播延迟都更短。开云体育官网登录平台网址当Vdd略低于标称值时，电场较小，传输延迟较长。这意味着Vdd导轨上的电压噪声将导致边缘拉进和推出。这就是抖动的定义。

如果该轨噪声位于其抖动导致数据抖动的设备上，例如锁相环、扩频时钟源、任何时钟数据恢复电路甚至任何发射机电路上，则Vdd轨噪声将增加非常紧张的抖动预算。在这种情况下，允许电压轨噪声可能小于典型的5%值。

图1展示了这种效果的一个漂亮示例。

图1:测试芯片上测量到的电压噪声和噪声驱动的抖动。

用时钟分配网络构建了一个特殊的测试模，该时钟分配网络与多个可编程门共享电源轨。当这些门切换时，它们吸收了相当大的PDN电流，并且由于PDN的阻抗，在导轨上产生电压噪声。这种电压噪声将推动和拉动时钟分配门的边缘。

在该专用测试模上，测量了缓冲时钟信号，测量了模轨上的电压噪声，测量了时钟边缘的时间间隔误差。这三个信号同时实时显示在上图中。

这一测量结果清楚地表明，由于许多栅极开关和绘制瞬态PDN电流，导轨上的电压噪声波动，时钟边缘显示出多余的抖动。在这个特殊的测试芯片中，在这个特定的电路中，大约350 mV的轨道噪声产生350 psec的时钟抖动。

这是另一个原因，为什么电压轨上的问题，很多。电源轨上的噪声将导致接收机的电压噪声增加噪声余量，此外，还会导致抖动。

这是为什么降低电压轨噪声很重要的一个重要原因，特别是对于对抖动敏感的设备。

想了解更多关于电力轨道噪音的来源以及如何减少噪音的信息，请查看我和拉里·史密斯最近出版的书，PDN设计中的电源完整性原则-简化．

你可以下载序言和第一章的副本点击这个链接．