“信号完整性需要工程判断……你会一直被要求从不充分的数据中，基于定义不明确的成功衡量标准，得出答案。”这正是唐·泰利安新书的总结，信号完整性的实际应用．

作为一名信号完整性(SI)大师，Don有超过40年的经验，大部分时间专注于编写规范，设计高速串行链路，并帮助客户优化(当他足够早的时候)或调试(当他被呼叫后)他们的系统。他的书不是关于信号完整性原理的教科书;它讲述的是大多数教科书中遗漏的内容。如果你在一家公司工作，而你的办公桌旁边坐着一位从事这一行四十年的大师，你就会学到这些东西。

高速串行链路在20年前开始激增，正如唐解释的那样，英特尔的吉姆·帕帕斯宣称:“我们现在处在这样一个时刻，在快速串行线路后面安装更多的栅极比在铜线上铺设更多的栅极更便宜。”现在大多数的信号完整性是关于串行链路的。这本书转移，从一个专家，工程判断什么需要创建成功，高速串行链接。

Don将所有推荐的高速串行链路原理归结为七个步骤:

1. 最小化不连续
2. 管理损失
3. 使用最佳实践的路线
4. 使用两位数数据速率的路由最佳实践
5. 删除不可接受的存根
6. 防止制造问题
7. 加入固件团队

从这个列表中，他进一步将它们归结为它们的基本本质，“管理损失和不连续。”正如他用大量的例子说明的那样，有时失去可以成为你的朋友。一个短而损失不大的高速链路可能有反射噪声支配符号间干扰(ISI)而使眼睛崩溃。少量的损耗会降低反射的振幅，如果不是过多，也会使眼睛睁开。

本书假设你拥有教科书上的基本原理知识。唐专注于细微的差别。例如，如果您指定了受控阻抗，请注意您的晶圆厂供应商改变了您的迹线宽度，这可能会对损耗产生涟漪效应。有时，在整个互连中使用一致的特性阻抗比在某些部分使用指定的阻抗更重要，只是在其他部分由于通孔和连接器而有变化。制造变化的最大来源之一是预浸层的厚度，其变化可达1密尔。

您真的需要模拟所有的链接吗?如果你的技术不是新的，如果你的设计与你之前做过的类似，如果你使用的设备是制造商推荐的方式，这可能就不是那么重要了;关注更重要的问题。

我发现最有价值的部分涵盖了SI问题的软件解决方案的重要性。正如Don所说，“……虽然在硬件方面有一些重要的事情需要了解和做，但影响性能的主要因素是软件，即SES。”

Serdes均衡设置(SES)是现场可编程门阵列(FPGA)或特定应用程序集成电路(ASIC)固件中的寄存器设置，它确定接收器的决策反馈均衡(DFE)值和发射器的前馈均衡(FFE)值。有效的均衡平衡令人瞠目结齿的裕度、处理短和长互连的鲁棒性和功耗，需要对SES密切关注。虽然默认值只是一个起点，但通过找到最佳设置，许多链接都可以得到显著改善。通常这意味着从FFE退出，让DFE纠正一些损失和反射噪声。

有时要得到正确的SES并不容易。这是固件。它不仅需要找到关于装入哪些寄存器的信息，而且需要确信您得到了正确的信息。虽然信号完整性工程师正在设计互连，但有时是完全不同的工程师团队负责固件。

这是输入输出缓冲区信息规范的创始人之一宜必思规范及其后续算法建模接口(AMI)可执行程序。

如果你刚刚开始在设计高速串行链接的道路上，或者已经设计了几十个自己的，这本书将加快你的工程判断，并可能从多个设计旋转拯救你。如果你已经是一个资深的专家，这本书将提供一个愉快的阅读记忆通道，当你重温你的经验学习这些艰难的教训，唐提供给下一代工程师的每一章点头。

随着本书的出版，泰利安庆祝了在信号完整性领域40年的工作。你现在就可以购买“实践中的信号完整性”亚马逊．