在DesignCon期间，我与Mentor Graphics进行了后续讨论，我询问了Mentor Graphics负责高速PCB分析工具的产品营销经理Patrick Carrier，他认为产品设计流程的趋势是什么。我们特别讨论了电源完整性、SERDES和DDRx。Patrick在信号和电源完整性领域工作超过17年，在加入Mentor Graphics之前曾在Dell工作。以下是我们讨论的编辑版本，他谈到了设计挑战，以及他的产品团队如何在公司的HyperLynx产品线中解决这些挑战。

信号完整性杂志(SIJ):关于电源完整性，您希望高速工程师了解些什么?
帕特里克载体:首先，工程师需要知道电源完整性对他们设计的成功有多重要。一旦跨越了这个障碍，重要的是不仅要解决复杂的问题，如观察阻抗曲线和噪声传播，而且要解决简单的问题，如确保有足够的金属来承载直流电流，并确保它们的电容器安装正确。许多客户讨论的一个令人惊讶的话题是过流承载。由于与电路板的x-y尺寸和电源平面尺寸相比，过孔往往较短，因此电流将自行分布以最小化其必须通过的平面数量，这很少导致在一组过孔之间均匀分布-这都是关于最小电阻的路径。所以工程师可能会增加额外的通孔，可能几乎没有任何帮助。HyperLynx在其LineSim预路由工具中内置了一个假设“PDN编辑器”，允许快速实验和开发对电流等问题的直觉。同样，您可以使用PDN编辑器查看去耦电容器安装权衡(客户之间另一个常见的误解领域)。尝试最小化安装电容的电感并不总是一个直观的过程，并且知道何时权衡诸如平面分离，通过分离和安装距离等因素以使去耦电容最大限度地有效是非常有价值的。

SIJ:随着工程师越来越关注电源完整性，产品设计流程发生了怎样的变化?
航空公司:电源完整性(PI)已经变得比以前更加主流，现在很少有客户忽视电源完整性问题。PI问题的分析包括直流压降仿真，确保电路板上有足够的金属来承载所需的电流;以及去耦分析，其重点是确保在一定频率范围内电源和地之间存在低阻抗路径。大多数人都理解dc掉落问题，因为它们是相当直观的，所以这些问题的分析可以由不同的客户和不同角色的不同人员来完成:这是一门不再局限于专家的学科。另一方面，解耦分析还没有得到广泛的应用，主要是因为它更复杂，计算量也更大。许多客户仍然使用他们的IC和FPGA供应商的指导方针，但兴趣已经增长，因为HyperLynx已经在一步一步的向导中安装了解耦仿真，并专注于使其尽可能快地运行，它正变得越来越主流。

客户正在使用这些分析类型来智能地进行设计权衡，以确保PCB设计中的良好功率传输。对于直流压降模拟，这通常意味着使用更宽、更厚和/或更多的金属区域和走线来承载直流电流。这尤其意味着消除任何导致高电流密度区域和随后的高温升高的颈部下降。它还需要使用正确数量的过孔，适当放置，在层之间传输电流。通过去耦分析，设计折衷通常包括改变电容器的数量和使用的电容器的值，以及改变电路板堆叠中的平面的排列方式以及电容器如何安装到这些平面上。

SIJ:你是否认为SI、PI和EMC/EMI的问题有更大的交集?如何?这是如何影响产品设计流程的?
航空公司:在某些方面，SI、PI和EMI/EMC确实有更多的交集，可以在分析中同时考虑在一起。但通常分开来看这些影响更有意义。尽管如此，SI和PI的交集仍然是一个热门话题，HyperLynx允许探索这个领域。“功率感知”SI模型的出现可以更容易地查看同时切换噪声等问题，这些问题会影响DDR3和DDR4等快速单端总线，我们已经将该功能添加到HyperLynx DDRx向导中。这样的模型允许更详细地了解由于潜在的PI问题导致的SI故障何时发生。如果你能得到这样的模型，它们会提供有价值的见解。

但与此同时，设计低阻抗配电网络(pdn)是可以做到的独立这些模型和混合SI/PI分析。大型SSN模拟往往是计算密集型的，运行起来可能很耗时，因此它们通常不是发现PDN问题的最有效方法。

首先应该进行适当的解耦分析，然后进行更密集的模拟(如果有必要的话)。去耦分析对于观察一些EMI问题也很有用:为电源引脚提供电荷的相同电容器也在电源和地之间提供高频电流路径，使信号返回电流畅通无阻。因此，PDN显示高阻抗的频率也使电路板更容易在这些频率上受到辐射。完全模拟所有的东西仍然是不切实际的(而且将在很长一段时间内)，所以用户可能会继续专注于解决特定的“电磁”问题，有针对性的，集中的模拟。

SIJ:随着设计变得越来越复杂，可制造性在设计过程中是否越来越重要?你认为你的客户在这里遇到了什么挑战?
航空公司:可制造性一直是一个问题，主要是它如何驱动成本。目前有许多高性能材料和方法可供选择，但它们往往只适用于那些对成本不那么敏感的客户，或者那些使用50 gbps串行接口等尖端技术的客户。HyperLynx允许客户评估高性能制造的必要性，并量化其好处。在大多数情况下，客户使用HyperLynx来了解他们的设计如何通过标准、低成本、大批量的制造来满足他们的性能目标，如标准走线宽度和间距、传统的通孔过孔和标准介电材料。对于更快的SERDES接口，有时需要使用低损耗介质和专门设计的过孔，包括反钻或移动到盲孔和埋孔。我们也看到最近使用刚性-柔性设计的情况有所增加，因此，当走线路径穿过设计的不同部分，遇到不同的堆叠和横截面时，对改变阻抗和延迟的影响进行建模变得非常重要。

SIJ:您的客户在接近DDRx或SERDES设计时最大的设计挑战是什么?你是如何解决这些问题的?
航空公司:对于DDRx，最大的挑战很容易是信号之间存在的复杂时序关系。试图通过公共汽车上可能发生的所有最坏情况来验证所有这些关系都得到满足，是一项相当艰巨的任务。在HyperLynx中，我们有一个专门的向导来模拟DDRx总线。它引导客户完成模拟设置，使分析包括独特刺激(例如，DDR4中的数据位反转)，写电平，串扰，电源完整性，甚至信号之间的片上时序关系等效果。输出是一个全面的报告(HTML和Excel)，其中详细说明了系统余量和设置和保持时间(包括降额)的合格/不合格标准，和/或眼图和系统余量。

对于SERDES，挑战很多，但都围绕在越来越高的频率上运行。在这些多gbps的数据速率下，ic和PCB互连的高度详细和复杂的模型对于获得准确的仿真结果至关重要。在PCB方面，这意味着集成三维现场求解器，以准确地考虑不规则结构，如信号过孔、直流阻塞电容器和芯片断开路由。在HyperLynx中，我们通过自动检测需要3D建模的任何区域来简化使用我们的全波电磁求解器的过程，这样我们就可以仅在必要时生成3D模型并尽可能重复使用它们。这使得PCB建模过程更加高效，同时仍然允许最大的精度。

在集成电路方面，我们支持各种模型，包括IBIS-AMI和SPICE模型，并允许在各种不同的“模式”下对这些模型进行模拟，包括在实际时间内完成的模拟中生成最坏情况。但是一些SERDES规范采用了不需要硅模型的验证方法，通过使用一组通用参数来对ic进行建模，并只关注满足“合规性”标准的无源互连。一个很好的例子是信道运营边际(或“COM”)，目前被许多以太网标准用作测量信道遵从性的手段。COM对驱动器/接收器行为做出一些假设，并通过生成单个通过/失败值来评估信道，该值将信号与噪声进行比较，并以dB表示。HyperLynx团队在这方面做了大量的开发工作，并在其2016年DesignCon最佳论文中详细比较了不同的分析类型，题为:信道符合性评估的BER和com方法:差异的来源是什么?”

SIJ:你最近在DesignCon上展示了HyperLynx产品线，你们的潜在客户最感兴趣的是什么?在与参观者的对话中，您是否注意到任何趋势或共同的挑战?
航空公司:近年来，在DesignCon上，高速SERDES信号越来越受到关注，因为向50gbps接口的跳跃带来了许多新的挑战。即使SERDES接口已经成为许多pcb的标准，如何准确有效地分析它们仍然有很多持续的兴趣。从使用3D现场求解器，到在不同类型的分析之间进行明智的选择，到提取渠道s参数并根据标准指标进行判断，再到模拟渠道运营利润率，客户对完成工作并使其更容易的工具非常感兴趣。但一如既往，用户的兴趣并不局限于最新、最性感、最快的技术。人们仍然对使用较慢的接口感兴趣，试图满足基本的SI和时序要求。这包括基本的堆叠设计，以及满足各种接口的制造和其他要求(其中许多接口一起出现在同一pcb上)。多板系统也非常有趣，通常能够一次分析整个系统的信号和功率性能。我们不断发展和改进我们的产品，以满足整个需求范围，目标是以最快，最有效的方式提供最准确的结果。