早在2007年，EDA公司就合作推动了IBIS标准的一个扩展，称为算法建模接口(AMI)，以实现多千兆串行链路接口的模拟。这与通道模拟(与传统电路相反)密切相关，它可以模拟许多位流量。当时的数据速率通常在2.5到5Gbps之间，与今天的DDR4和DDR5的数据速率差不多。

有几件事推动了串行链路中通道模拟和AMI的原始需求。一个是在特定的误码率(BER)下分析眼图与掩码(即波形保持区域)的需求。通过经验模拟来确定误码率是不现实的(模拟1e16位在今天仍然是不现实的)，因此有必要通过统计外推来计算误码率。但要可靠地做到这一点，就必须从一个大的分布和大量的样本开始，就像你模拟数十万甚至数百万比特流量时得到的那种。

图1。传统电路仿真采用矩形掩码进行符合性检查

这一壮举对于传统的电路模拟来说仍然不实用，传统的电路模拟在几百比特流量的范围内给出了合理的运行时间(见图1)。为了解决这个问题，第一个商业“通道模拟”被引入。在这里，假设线性时不变性(LTI)，找到通道的脉冲响应，并与一个大的输入刺激进行卷积，以便在接收器处快速生成大量波形。突然可以在几分钟内模拟几百万位，可以分布眼睛分布，可以后处理生成浴盆曲线，可以计算接口的误码率(见图2)。

图2。眼密度经过后期处理，生成用于误码率分析的浴盆曲线

在此基础上，下一步是建模高级均衡(EQ)，这开始变得普遍(见图3)，如前馈均衡(FFE)，连续时间线性均衡(CTLE)和决策反馈均衡(DFE)。同样，电路模型太慢，无法有效地对实时自适应EQ建模，因此AMI的产生是为了提供具有行业标准(IBIS) API的可执行模型，该API可以在运行时链接到通道模拟器中。业界迅速跟进，从那时起，每个人都在模拟串行链路接口。

图3。先进的接收机模型可以采用多个EQ函数级联在一起

现在这种情况再次发生，但这次使用的是DDR接口。随着DDR4 JEDEC规范的发布，DDR内存接口从传统的设置和保持时间转变为特定ber上基于掩码的遵从性标准——就像串行链路一样。然后DDR4控制器IP开始像FFE和ccle一样使用EQ，就像串行链路一样。对于DDR5，内存设备在接收到信号时开始使用DFE，就像串行链路一样(参见图4)。随着数据速率的提高，内存接口拓扑开始越来越接近点对点拓扑，就像串行链路一样。这里有什么规律吗?

图4。信道仿真结果(2D和3D)与未均衡

由于内存接口数据速率已经上升到曾经由串行链路占据的高度，串行链路建模和仿真技术已经渗透到DDR领域。例如，在2017年年中，Cadence发布了业界首款用于DDR设备的AMI模型，为其DDR4控制器IP提供了AMI模型。6个月后，美光推出了业界首款用于DDR5 DRAM DDR存储设备的AMI模型。通过将AMI模型用于控制器，将Micron AMI模型用于内存，一家联合客户成为第一家使用AMI模型为DDR接口运行通道模拟的系统公司。

这次最大的不同之一是生成AMI模型的能力。它们就像“汽车的燃料”，可以这么说，汽车就是像SystemSI这样的通道模拟器。回到串行链路的第一波AMI建模，开发AMI模型需要一半是程序员，一半是SerDes架构师，一半是SI工程师，大部分都是从零开始。维恩图很快就变得很薄了，所以在图中间的几个人收取了很多钱来为那些需要模型的人开发模型。在这第二波浪潮中，现在存在一些工具，这些工具可以直接从一组丰富的已知良好的库模块构建高质量的AMI模型，并使用一个基于向导的UI来完成整个过程。

以CTLE为例。这些基本都是峰值滤波器，可以很容易地用时域、实虚图、幅度与频率、零点极或有理函数格式描述。这些都可以导入到一个工具中，比如(我公司的)Cadence AMI Builder，如下所示:

图5。向导驱动的AMI建模方法，使用外部文件描述过滤器特征

如果你能使用SI工具，并对你正在建模的EQ有所了解，你现在就可以很快地达到目标。

当然，还有其他的区别，比如单端信号代替差分信号，外部频闪信号代替时钟恢复。但旧的东西又变新了。信道仿真和AMI建模2.0即将问世。这次我们可以自己制造燃料，不用排长队，也不用高昂的价格。

我认为这是进步。