有些话题即使是经验丰富的信号完整性专家也无法给出统一的答案。可能为数不多的例外之一是通过存根。我们都倾向于认为，如果连接在信号路径上的通孔短段的共振频率接近信号频率，高速信号就会显著降低。相比之下，我们通常不担心在电源和接地平面和形状上有插脚。这是否意味着它们是完全无害的?有趣的答案是，当谈到对高速信号的潜在损害时，电源插口几乎和信号插口一样糟糕。下面是方法和原因。

首先，让我们看一下基础知识。在射频微波的术语中，存根是一根不通向任何地方的传输线。“换句话说，这是我们想要在我们的系统中发送的有意信号的死胡同。”在射频和微波工程中，存根在创建滤波器和塑造电路的频率响应方面起着非常重要和有用的作用。在信号完整性中，存根通常被认为是物理实现的无意副作用。它们可能会造成信号退化[1]，尽管在极少数情况下，它们也可能对信号完整性有用，例如当我们有意创建容性负载或具有短不匹配或未端接走线的容性补偿时[2]。

一条均匀无损的传输线可以用其固有电容和电感C和L来表征，其中对于无损情况，我们可以假设C和L是与频率无关的标量值。从C和L我们可以定义两个基本参数:a Z₀特性阻抗为L/C和a t的平方根_pd传输延迟为L*C的平方根。

根据这些定义，传播延迟是电磁波通过互连的飞行时间，特性阻抗是这样一个值，如果我们用这个电阻终止互连的一端，无论测试频率如何，无论互连的长度和延迟如何，在另一端查看互连的输入阻抗将显示相同的电阻值。我们还可以记住，这一观察指导我们使用高频散射参数。如果不能忽略损失，情况当然会变得更加复杂:C和L成为复值频率相关参数。然而，为了理解短段共振的影响，用无损传输线对它们进行建模将适当地捕捉潜在问题的本质。

图1显示了当终端电阻与特性阻抗不匹配时，无损传输线的输入阻抗如何变化。对于这个例子，我们假设一个60欧姆的无损走线。只有终端电阻为60欧姆时，输入阻抗才与频率无关。对于任何极低频率的终端电阻值，输入电阻等于终端电阻值。这是我们从常识性假设中所期望的，因为无损传输线的行为就像输入和输出信号终端之间的短路。随着频率的上升，我们注意到从60欧姆以上开始的阻抗线开始下降，而从较低的值开始的响应线开始向上弯曲。最终，所有的响应线都会达到一个拐点和一个极值、最大值或最小值，超过这个值，趋势就会逆转，变得周期性。

图1:左边是输入阻抗测试装置，右边是60欧姆10英寸长的均匀无损传输线的幅值，右边是不同的阻性端子值。请注意对数水平刻度。

在我们的例子中，第一个极值频率大约是150兆赫。在这个频率上，传播延迟的四倍等于激励周期。这是四分之一波谐振器的情况，在这个频率下工作的电路也可以被称为逆变器，因为它将终端电阻(或一般情况下的阻抗)“反相”:在四分之一波谐振时，输入电阻变成特性阻抗的平方除以终端电阻:

对于一般的Z_T终端阻抗，无损耗传输线的输入阻抗可表示为

在哪里l互连的长度是和b是传播常数。对于无损情况，b是弧度频率乘以传播延迟。换个角度看，提单正切函数的参数是信号在输入和输出端之间的相移。

从输入阻抗公式中我们可以知道，这取决于Z的值_T终止和提单因此，无论特性阻抗如何，表达式都可以产生零或无限值。事实上，当我们把存根的末端打开时，Z_T是无限的，我们在无限个频率下得到零输入阻抗，第一次是什么时候提单变成90度。

这是四分之一波逆变器的极端情况，当在所选频率处的开端转换为零输入阻抗时。这种现象可以发生在任何实际物理长度;重要的是提单电长度必须满足四分之一波共振。它可以发生在一英里长的输电线路中，也可以发生在微小的微孔中，不同的只是发生的频率。在传输线上形成短管的损耗将导致一个有限的最小电阻，而不是死短，但只要短管的特性阻抗和它所连接的传输线具有相同的数量级，即使是有损耗的通管短管也可以在四分之一波共振时产生足够低的阻抗，从而导致信号严重失真。

在信号完整性方面，仅连接两个内层的多层板的通孔金属化通过通孔管的未使用部分产生开放式端接短管。在四分之一波谐振条件下(以及在其相应的谐波和周围一定的频率范围内)，通孔短管的低输入阻抗会分流信号路径，扭曲频率响应并产生陷波(见图2）.

除非存根正好在接收点，否则即使信号路径的完全分流也不一定意味着接收到的信号完全被杀死，但大多数时候它会严重失真。

现在我们了解了通过存根是如何降低高速信号的，我们可以看看电力网和地面网上的通过孔。在我们典型的大型pcb上，信号网和电源/接地网之间的最大区别是，我们使用走线(特征阻抗在几十欧姆)进行信号传递，并且我们倾向于使用平面或平面形状(等效特征阻抗大约低两个数量级)来分配功率。另一方面，垂直通孔连接没有如此广泛的尺寸分布。信号和电源过孔的长度同样由电路板厚度决定，它们的直径不遵循净阻抗的数量级差异。我们可能会使用稍大一些的钻头来连接电力和地面，但不会使用十倍或百倍大的钻头。

基于这些观察，我们可以得出结论，为什么电源/接地过孔上的存根不会对电源/接地网造成问题。简单地说，过孔太“小”和“弱”，无法对物理上更大、低阻抗的电源/接地网产生任何明显的影响。

但是通过存根供电对SI来说仍然很重要。当结构共振时，其周围的振荡场会产生大面积的影响[3]，[4]。结构(走线、过孔、引脚)在给定串扰耦合值的适当间隔下，可以在谐振条件下经历几乎完全的耦合。但最重要的认识是共振并不关心我们对结构的意图是什么。因此，通孔段谐振几乎不影响电网，但谐振仍然只是谐振。它产生的大磁场可以与附近的结构耦合，包括信号网。

图2:Via存根图。左上:PCB结构，右上:带有传输线的简单电气模型，中下:传输响应作为堆叠中出口走线高度的函数。在图例中，第一个数字是通过转换延迟，第二个数字是存根延迟。

作为一个例子，我们看看中间有一个非驱动的通孔对。(请注意，我没有将非驱动的通道称为返回通道，因为在这种情况下，所有重要的是我们没有用有意的信号驱动这个通道。)

我们假设非驱动通孔附着在靠近堆叠顶部的动力平面上，如图所示图3。为了简单起见，假设的板堆叠只有四层。通孔直径为10密耳，护垫为15密耳，防垫为20密耳，垂直长度为113密耳。介质假定为低损耗，如材料定义“芯”和“预浸料”所示图4。

垂直维度的详细信息显示在图5。请注意，在这个简单的插图中，堆叠的中间是“空的”，那里没有其他层。在这种厚度的实际多层印刷电路板中，我们会看到多层占据电路板堆叠的中心。然而，如果没有从其他层到任何这些过孔的电连接，这些层将只有轻微的容性负载效应，增加传播延迟和降低平均通过阻抗，但不会改变共振效应更多。还要注意，这个模拟问题没有很好地定位，因为在结构内部，顶部和底部的平面层之间没有直接连接;连接留给模拟器使用的边界条件。

图3。:带有非驱动通孔的信号通孔副的三维几何视图。

图4:材料定义。

图5:垂直堆叠尺寸。

我们在3D求解器中模拟这个非常简单的结构，端口1和3通过顶部和底部连接在左侧，端口2和4通过顶部和底部连接在右侧。短水平引线的阻抗约为50欧姆。输入反射(S₁₁)在端口1，主信号传输(S₃₁)、近端相声(S₂₁)和远端相声(S₄₁)被绘制在图6。

在大约10ghz的情况下，情况看起来相当好:主路上的损耗相当小(10ghz时的实际值为-0.25 dB)，尽管在4.5 GHz以上的反射会超过-20 dB，这是由于这些通孔没有针对反射进行优化的简单事实。串扰项在反射波以下约20db。

然而，在13 GHz及附近，行为变得非常糟糕:传递函数(S)急剧下降₃₁在两个相声项中都有一个非常大的峰值(S₂₁，绿色的痕迹和S₄₁(黑色痕迹)。陷波和串扰峰值的频率为13 GHz，对应于非驱动通孔短段的四分之一波共振。短管的垂直长度为106.5密尔，由于该长度的大部分通过芯材料，我们可以使用Dk = 3.8作为通孔周围的介电常数。相应的空载传播延迟为17.6 ps，这使我们对通孔短段的四分之一波谐振的第一切割估计为1/(4*t)_pd) = 24.2 GHz。计算的24.2 GHz和模拟的13GHz之间的差异是由于衬垫和平面反衬垫的电负载造成的。

图6:附近有电源插孔的通孔对S参数。

相应的时域响应如图7。输入TDR和通过TDT响应被截断在垂直轴上，使我们能够以更好的垂直分辨率看到串扰波形。在低阻尼的安静通道上有一个振铃。注意，近端和远端波形非常接近相反的相位。

图7:图3 - 6所示结构的时域响应。

这个潜在问题的解决方案与信号路径中的通孔存根相同:当它们产生问题时，我们需要通过反钻或使用盲孔或埋孔，或简单地通过将它们移离敏感信号来消除它们或将它们的谐振频率推到敏感频率范围之外。

最后，我们可以得出结论，接地通孔不太可能产生这种问题，因为在多层板中，我们倾向于有多个接地层，这将把通孔存根分解成更短的部分，这将推动它们的共振频率更高。

参考文献

[1]伯特·西蒙诺维奇:《通过存根揭秘》，载于https://blog.lamsimenterprises.com/2017/03/08/via-stubs-demystified/

[2]“并行共模滤波器”，设计与工程，2008，加州

[3]“电源结构对电磁模型精度的影响”，设计与控制，2011,1月31 - 2月3日
http://www.electrical-integrity.com/Paper_download_files/DC11_8-TA3_Miller-paper.pdf

[4]“通过引脚场的串扰，包括电源分配结构的影响，”设计，2009,2月2-5日，CA, 2009。
http://www.electrical-integrity.com/Paper_download_files/DC09_7-WA1--Gustavo_Blando.pdf