RSS
有些问题，即使是经验丰富的信号完整性专家也无法达成统一的答案。可能少数例外之一是通过存根。我们都倾向于同意，如果连接到信号路径的通径根的共振频率接近信号频率，高速信号将显著降级。相反，我们通常不担心在电源和地平面和形状上有通存根。这是否意味着它们是完全无害的?有趣的答案是，当涉及到对高速信号的潜在损害时，通过电源的存根几乎和通过信号的存根一样糟糕。以下是如何和为什么。
首先，让我们看看基本情况。在射频微波的命名法中，存根是一条“无处可去”的传输线。换句话说，对于我们想要在系统中发送的有意信号来说，这是一个死胡同。在射频和微波工程中，存根在创建滤波器和形成电路的频率响应方面具有非常重要和有用的作用。在信号完整性方面，存根通常被认为是物理实现的一个无意的副作用。它们可以产生信号退化[1]，尽管在少数情况下，它们也可以用于信号完整性，例如当我们使用短不匹配或未终止的走线[2]创建有意的电容加载或电容补偿时。
一根均匀无损的传输线可以用其固有的电容和电感C和L来表征，其中对于无损耗的情况，我们可以假设C和L是频率无关的标量值。从C和L我们可以定义两个基本参数:Z0特性阻抗为L/C和t的平方根pd传播延迟为L*C的平方根。
根据这些定义，传播延迟是电磁波通过互连的飞行时间，特征阻抗是这样一个值，如果我们用这个电阻终止互连的一端，在另一端观察互连的输入阻抗将显示相同的电阻值，而不管测试频率，也不管互连的长度和延迟。我们还可以记住，这一观察指导我们使用高频散射参数。如果不能忽略损失，情况当然会变得更加复杂:C和L成为复值频率相关参数。然而，为了理解存根共振的影响，用无损传输线对其建模将正确地捕捉潜在问题的本质。
图1展示了无损传输线的输入阻抗如何变化，如果终端电阻不匹配的特征阻抗。对于本例，我们假设有60欧姆的无损迹线。只有终端电阻为60欧姆时，输入阻抗才为频率无关的60欧姆。对于任何极低频的终止电阻值，输入电阻等于终止电阻值。这是我们从常识性假设中所期望的，因为无损耗传输线的行为就像输入和输出信号端子之间的短路。随着频率的增加，我们注意到从60欧姆以上开始的阻抗线开始下降，而从较低的值开始的响应线开始向上弯曲。最终，所有的响应线都会达到一个拐点和一个极值，最大值或最小值，超过这个值，趋势就会反转并变成周期性的。
图1:输入阻抗测试设置在左边，无损耗均匀60欧姆10英寸长的传输线的幅值，右边是不同值的电阻端。注意对数水平刻度。
在我们的例子中，第一个极值频率大约是150 MHz。这是四倍传播延迟等于激励周期的频率。这是四分之一波谐振器的情况，在这个频率下工作的电路也可以称为逆变器，因为它“反转”了终端电阻(或一般情况下的阻抗):在四分之一波谐振时，输入电阻变成了特征阻抗的平方除以终端电阻:
对于一般的ZT终端阻抗，无损耗传输线的输入阻抗可以表示为
在哪里l互连的长度和b是传播常数。对于无损耗情况，b是弧度频率乘以传播延迟。从另一个角度看，提单正切函数的参数是信号在输入端和输出端之间的相移。
从输入阻抗公式我们可以看出，这取决于Z的值T终止和提单参数时，表达式可以产生零或无穷大的值，而不管特征阻抗如何。实际上，当我们把存根的末端打开，ZT是无穷大的，我们在无穷大的频率上得到零输入阻抗，首先什么时候提单变成90度。
这是四分之一波逆变器在其极端情况下，当选择的开端，频率被转换为零输入阻抗。这种现象可以发生在任何实际的物理长度上;重要的是提单电长度必须满足四分之一波共振。它可以发生在一英里长的输电线和微小的微孔中，区别只是发生的频率。在形成存根的传输线中的损耗将导致有限的最小电阻而不是死短路，但只要存根的特性阻抗和它所连接的传输线具有相同的数量级，即使是有损耗的通径存根也会在四分之一波共振时产生足够低的阻抗，从而导致信号严重失真。
在信号完整性方面，只连接两个内部层的多层板的通孔金属化通过过孔管的未使用部分创建开端存根。在四分之一波共振条件下(以及在它们适当的谐波和在它们周围的某个频率范围内)，通孔stub的低输入阻抗使信号路径分流，扭曲频率响应并产生缺口(参见图2）.
除非存根完全位于接收点，否则即使信号路径完全分流也不一定意味着接收到的信号完全被扼杀，但大多数情况下它会严重失真。
现在我们了解了过孔是如何降低高速信号的，我们可以看看电源和地网上的过孔。我们典型的大型pcb上的信号网和电源/接地网之间的最大区别是，我们使用迹线(特征阻抗为数十欧姆)进行信令，我们倾向于使用平面或平面形状(等效特征阻抗低大约两个数量级)来分配功率。另一方面，垂直的通过连接，没有这种广泛的维度分布。信号和功率通孔的长度同样是由板的厚度决定的，它们的直径不遵循净阻抗的数量级差异。我们可以用大一点的钻头来连接电源和地面，但不能用十倍或百倍大的钻头。
基于这些观察，我们可以得出为什么电源/接地通孔上的存根不会在电源/接地网上产生问题。简单地说，过孔太“小”和“弱”，无法对物理上更大和低阻抗的电源/接地网络产生任何明显的影响。
但是通过存根供电对SI来说仍然很重要。当结构发生共振时，它们周围的振荡场可以产生很大的影响区域[3]，[4]。对于给定的串扰耦合值，适当间隔的结构(走线、通孔、引脚)在谐振条件下几乎可以经历完全耦合。但最重要的认识是共振并不关心我们对结构的意图是什么。因此，通过存根的谐振对电网的影响确实不大，但谐振仍然只是谐振。它产生的大磁场可以耦合到附近的结构，包括信号网。
图2:通过存根说明。左上:PCB结构，右上:带有传输线的简单电气模型，中下:堆叠中传输响应作为出口迹线高度的函数。在图例中，第一个数字是通路转换延迟，第二个数字是存根延迟。
作为一个例子，我们看一个via对，中间有一个非驱动的via。(注意，我没有把非驱动的via调用为返回的via，因为在这种情况下，重要的是我们没有用有意的信号驱动这个via。)
我们假设非驱动通孔连接到靠近堆叠顶部的电源平面，如图所示图3．为了简单起见，假定的板堆叠只有四层。过孔直径为10mil，衬垫为15mil，反衬垫为20mil，垂直长度为113mil。电介质假定是低损耗的，如中材料定义“芯”和“预浸料”所示图4．
垂直维度的详细信息显示在图5．注意，在这个简单的插图中，堆叠的中间是“空的”，那里没有其他层。在这种厚度的实际多层印刷电路板中，我们会看到多层占据电路板堆叠的中心。然而，如果没有电连接从其他层到这些通孔中的任何一个，这些层将只有轻微的电容加载效应，增加传播延迟和降低平均通过阻抗，但不会改变共振效应更多。还要注意的是，这个模拟问题没有很好地本地化，因为顶部和底部的平面层之间的结构内部没有直接连接;连接留给模拟器使用的边界条件。
图3。:带有非驱动通孔的信号通过对的三维几何视图。
图4:材质定义。
图5:垂直堆叠尺寸。
我们在3D求解器中模拟这个非常简单的结构，端口1和3通过顶部和底部连接连接到左侧，端口2和4通过顶部和底部连接连接到右侧。短水平引入线的阻抗约为50欧姆。输入反射(S11)在端口1，主信号传输(S31)，近端相声(S21)和远端相声(S41)绘制于图6．
在大约10 GHz时，情况看起来相当不错:主路径上的损耗相当小(10 GHz时的实际值为-0.25 dB)，但在4.5 GHz时反射会超过-20 dB，这是由于这些过孔没有针对反射进行优化。串扰项大约在反射下20分贝。
然而，在13 GHz附近，这种行为变得非常糟糕:传递函数(S31，红色痕迹)，在两个相声项(S21，绿色痕迹和S41，黑色痕迹)。缺口和串扰峰值的频率为13 GHz，对应于非驱动通径根的四分之一波共振。存根的垂直长度为106.5密耳，由于这个长度的大部分都穿过了核心材料，我们可以使用Dk = 3.8作为孔道周围的介电常数。相应的空载传播延迟为17.6 ps，这给了我们一个通过根的1/(4*t)四分之一波共振的第一切割估计pd) = 24.2 GHz。计算得到的24.2 GHz和模拟得到的13GHz之间的差异是由于衬垫和平面反衬垫的电负荷造成的。
图6:通过对的S参数与附近的功率通过存根。
对应的时域响应如图所示图7．输入TDR和通过TDT响应被剪辑在垂直轴上，以使我们能够以更好的垂直分辨率看到串扰波形。在安静的通道上有一个非常低阻尼的铃声。请注意，近端和远端波形非常接近相反的相位。
图7:图3到图6所示结构的时域响应。
这个潜在问题的解决方案与信号路径中的过孔存根相同:当它们产生问题时，我们需要消除它们，或者通过回钻或使用盲孔或埋孔，或简单地将它们移到远离敏感信号的地方，将它们的共振频率推到敏感频率范围之外。
最后，我们可以得出结论，地通孔不太可能产生这种问题，因为在多层板中，我们倾向于有多个接地层，这将通孔存根分解为更短的部分，这将推动它们的谐振频率更高。
参考文献
[1]伯特·西蒙诺维奇，" Via stubs de神秘化"，可在https://blog.lamsimenterprises.com/2017/03/08/via-stubs-demystified/
[2]“负载并行存根共模滤波器，”设计展2008，圣克拉拉，加州
“电力结构对EM模型精度的影响研究”，DesignCon2011，圣克拉拉，加州，2011年1月31日- 2月3日
http://www.electrical-integrity.com/Paper_download_files/DC11_8-TA3_Miller-paper.pdf
“通过引脚场的串扰，包括配电结构的影响”，设计研讨会，加州圣克拉拉，2009年2月2-5日，
http://www.electrical-integrity.com/Paper_download_files/DC09_7-WA1--Gustavo_Blando.pdf