那一刻的真相;按下电源按钮，确认电源轨纹波不超过设计规格。如果设计人员等到硬件交付时才集成电源、PCB配电网络(PDN)和动态开关负载，可能为时已晚，无法避免间歇性数据依赖故障的头痛。了解一些简单的功率完整性(PI)基础知识可以在向高速数字负载提供功率时大大提高设计余量。如果让我用一个词来形容电源的完整性，我会说“阻抗”。这个词告诉我们，高速数字负载的电力输送不是直流问题，而是交流问题。简单的阻抗与频率图提供了丰富的设计信息，说明如何在高速数字负载的三个电源之间转换:电源、PCB去耦电容器和封装+芯片电容。

PI基础的第一课是理解如何阅读阻抗图。要做到这一点，最好的方法是研究这三种能源的简单模型。电源提供的功率可达其控制回路的带宽，其最简单的形式可以建模为低通串联R-L电路。PCB PDN供电由去耦电容器的总C完成，但电容器的频率也受到一系列ESR和ESL项的限制。由此产生的PCB PDN的简单模型是带通系列R-L-C模型。最后，封装IC依靠更小的内部电容和非常低的ESL向开关晶体管提供GHz动态电流。一个简单的系列C-R模型捕获了这种高通行为。图1显示了三个供电源分别绘制的阻抗图，以及当它们连接在一起时会发生什么。三个电源连接在一起的阻抗图显示了为什么断开的设计方法可能如此危险。如果在连接这三个电源时没有适当地握手阻抗匹配，则电感和电容器将产生谐振。 These resonances are indicated by the high impedance peaks when connecting the three sources together in a simple AC simulation. If excited by the digital load, these resonances can create large swings in power rail ripple.

图1:电源完整性使用阻抗域来查看三个电源来源(VRM、PCB PDN和封装+Die)之间的功率转换。左图分别显示了每个电源的阻抗。右图显示了当三个电源连接在一起时，大V PCB PDN产生共振的危险。

图1中阻抗与频率的对数对数图可以很容易地看出问题所在，以及如何设计电源导轨以实现谐振自由匹配的功率输出或平坦的阻抗与频率。阻抗图的技巧是对数-对数缩放使电容向下斜面，电感向上进斜坡和电阻成直线。平行的L-C共振会导致共振表现为阻抗峰值，其锐度或Q取决于实际串联电阻。动态负载电流乘以这个阻抗，会导致过大的电源轨电压纹波。为了解决电力传输中的高阻抗共振问题，PI工程师使用了目标阻抗的概念。

目标阻抗来自简单的估计，即电源轨纹波增量V等于阻抗Z，乘以动态负载电流增量i。这适用于现代数字负载[1]的直流至GHz宽带宽操作。给定负载允许的最大纹波和负载电流的最大阶跃变化，那么这将设置设计的最大目标阻抗。负载电流的最大阶跃变化通常是未知的，设计人员使用过于简化的估计，如数据表中最大电流的50%。另一种选择是查看负载的系列C-R模型，并使用该模型在阻抗域中提供无谐振的匹配功率输出。IC供应商可能不知道动态电流，因为这将取决于应用程序的数字有效负载，但他们可以提供[in](HB2)封装+模具电源轨的阻抗。

图2:这个简单的原理图显示了向GHz开关负载传输的三个电源之间的PI生态系统相互作用。PCB C必须与VRM电感匹配，PCB L和R必须与负载匹配，以避免高阻抗峰值。

如图2所示，设计平坦阻抗并不难对于这个简单的PI基础示例。首先，负载的C-R模型与PCB PDN匹配以找到最大PCB由于PCB PDN阻抗随频率增加而电感式增加，并且难以提供功率，因此封装+晶片平滑地接管其电容以保持提供功率的电阻性质。电阻特性使阻抗与频率的关系在电压和电流相同时保持平稳。这个最大PCB电感L可以估计为．接下来，在较低的频率下，我们需要过渡到电源，PCB PDN必须有足够的批量电荷存储，以便在电源电感开始增加电源阻抗时平稳地提供功率。同样，这是对PCB的一个简单估计．对于PCB PDN C和L，这两个简单的估计可以快速地使阻抗与频率的关系趋于平缓，从而产生如图3所示的谐振自由功率输出。采用大V去耦设计的PCB PDN具有两个共振，当被动态负载激发时，它们可以加在一起并产生一个异常电压波[2]。扁Z型设计被认为是临界阻尼的，当负载电流变化[3]时，电源轨电压没有过冲或过冲响。

图3:左图所示频率域阻抗匹配的平坦阻抗设计，在右图时域图中产生谐振自由功率输出。右图在右轴上显示动态电流，在左轴上显示产生的电源轨电压。扁Z设计具有严格的阻尼，没有过冲或过冲，而大V设计在共振为378时具有异常电压波kHz和12mhz是兴奋的．

平阻抗供电除了避免共振外还有其他好处。这些优点包括最大限度地减少电容器数量以满足目标Z，对元件公差不太敏感，并避免不稳定的电源振荡。通过蒙特卡罗模拟快速查看10%的组件公差，如图4所示，与大V设计相比，扁Z设计不仅可以获得更宽的设计余量，还可以减少产品之间的差异。

图4:10%组件公差的蒙特卡罗模拟显示PI生态系统大V设计比平Z设计具有更多的变化。

简单的平面阻抗估计是利用PCB PDN的EM模型优化功率传输以捕获功率分布寄生的一个很好的起点。[4]与分析三个主要电源的方式相同，人们也可以将PCB去耦电容器视为电源阵列，并且像以前一样，每个电容器的ESL电感都有可能与相邻电容器的c产生共振。人们可以从最大的散装电容器开始依次添加电容器，并使用简单的平坦阻抗方程向下工作到更靠近负载的较小的电容器。然而，在大量去耦电容器之间所需的平衡行为可能非常依赖于PCB互连和寄生。这使得去耦电容优化很难用简单的估计得到正确的结果，最终的优化应该用去耦电容优化工具来完成。像是德科技的PathWave ADS和PIPro(图5)这样的工具，通过包括VRM和封装+芯片的模型，可以优化整个PI生态系统的阻抗。

图5:使用PathWave ADS PIPro EM工具在阻抗域中优化PI生态系统，以捕获PCB位置相关的去耦电容寄生。优化包括VRM、PCB PDN、Package+Die。

总而言之，如果你在高速数字电子设备上工作，你需要了解给负载供电的电源完整性。对电源完整性最基本的理解始于阻抗与频率。阻抗与频率的对比信息可以很容易地理解三个电源来源:VRM电源、PCB去耦和封装+芯片如何协同工作以向负载提供功率。最佳的功率输出设计已被证明是一个平坦的阻抗与频率设计。平坦阻抗的结果是最少的电容器数量来满足所需的目标阻抗，降低了对元件公差的灵敏度，并且匹配了谐振自由功率传输的阻抗，避免了异常电压波。请记住，在设计周期的早期就开始利用这些电源完整性基础，并为您的下一个高速数字设计做出最佳的工程权衡。

参考文献

1.H. Barnes, J. Carrel和S. Sandler，“一种动态负载电流测试方法”台式电源”，DesignCon, 2020。

2.S.桑德勒，”PDN P的目标阻抗限制和异常波评估erformance《信号完整性杂志》，2018年3月19日。

3.I. Novak，“配电网设计方法的比较”，Design con 2006。

4.S. Sandler，“如何设计电源完整性”是德科技赞助的YouTube视频系列:http://www.keysight.com/find/how-to-videos-for-pi．