基本面
基本面RSS提要RSS

本SI/PI/EMC和EMI基础部分所包含的专栏来自信号完整性期刊社区的成员,他们是各自领域的专家,并致力于为其他工程师提供SI/PI/EMI问题的培训和教育。开云体育双赢彩票
信号的完整性/电源完整性/EMC / EMI

阻抗校正去嵌入验证连接器性能

2021年4月6日

作为高速互连供应商,我们需要提供准确、可靠和高质量的测量结果。我们的许多客户使用这些结果来决定是否可以在下一代系统中使用某个连接器。阻抗校正去嵌入是一种有助于实现这一要求的方法。

在我解释阻抗校正去嵌入之前,首先我需要解释测试板去嵌入。当描述一个新的高速连接器时,我们将它安装在一个测试夹具上,通常是一个带有同轴发射连接器的PCB端。因此,我们不仅要测量连接器的性能,还要测量测试板的性能。这些测试板测量是不必要的,因为目标是测量连接器的性能。为了消除测试板的影响,需要一个测试夹具的模型。一旦该模型可用,就可以将其去嵌入,或者可以说从原始测量中“减去”它。为了获得测试夹具模型,通常需要分岔2倍校准轨迹。如图1所示:

f1

图1:为了获得测试夹具模型,通常需要分岔2倍校准轨迹。上面的图像显示了连接器和测试夹具的阻抗组合,中间的图像显示了它们分离,底部的图像显示了连接器的阻抗。

图1底部的图像仅显示了测试板去嵌入后连接器的阻抗。这种阻抗显然不是因果关系,这是标准去嵌入方法的主要问题。

用2倍校准轨迹推导出测试夹具的模型。这意味着用于生成测试夹具模型的PCB在物理上与测试夹具PCB不同。并且由于PCB制造工艺和材料的变化(如纤维编织效应),测试夹具模型的阻抗与实际测试夹具阻抗不同。

这是与阻抗校正去嵌入方法的主要区别。他们还利用实际的测试夹具PCB来生成测试夹具模型,因此,如图2a所示,测试夹具模型的阻抗与实际测试夹具的阻抗完美匹配。对该测试夹具模型去嵌入后,得到一个完全因果连接器模型(见图2b)。

f2top

f2bottom

图2:(a)上面的图像显示了用于去嵌入连接器的测试夹具模型的比较,(b)下面的图像显示了后续的连接器模型

实现的改进取决于2倍校准轨迹阻抗和测试夹具阻抗之间的阻抗变化。错配越大,改进的效果就越大。

图3显示了一个简单实验的结果。一个完美的通径是用各种测试夹具测量多次。如果不使用测试夹具,根据网络分析仪的设置,将测量大约-60到-100 dB的返回损耗。采用标准去嵌入法,测得的回波损耗约为-20 dB,而采用阻抗匹配去嵌入法,测得的回波损耗接近-40 dB。提高了20分贝。

f3top

f3bottom

图3:两种去嵌入方法的比较。使用阻抗匹配去嵌入方法的结果是20分贝的改进。

编者注:这是Stefaan网络研讨会的链接-阻抗De-Embedding纠正。

这篇文章的早期版本出现在Samtec博客

你必须登录注册以便发表评论。
Baidu
map