2020年7月，双数据速率(DDR)内存的新标准宣布。令人兴奋的DDR5技术承诺在降低功耗的情况下提高数据速率。这是串行链接设计者所熟悉的承诺。然而，就像生活中的大多数事情一样，世上没有免费的午餐。低功率和高速度的进步伴随着设计复杂性的增加。DDR5与前几代最显著的区别是引入了决策反馈均衡，这是一种在串行链路系统中用于提高接收信号完整性的技术。

随着新技术的出现，本文将在DDR5的背景下研究一些基本的信号完整性概念。第一部分介绍了眼图:确定信号完整性优度的度量。第二节通过检查单脉冲响应描述信号完整性问题的根本原因。第三节规定了对由此产生的信号完整性问题的可能解决方案。

确定信号完整性的眼图

眼图是评估信道信号完整性的主要指标。它是通过信道对接收到的伪随机二进制序列(PRBS)进行适当处理而产生的。为了在内存操作的“写”周期中创建眼图，控制器(发送器)通过通道发送PRBS到内存模块(接收器)。在存储器模块上接收的PRBS模式被分成具有相同时间间隔的段。这些具有相同时间间隔的片段被堆叠在一起，形成一个眼睛图。

在图1中，有两个蓝色的眼睛图和红色的眼罩。通过将通道输出处的眼图与眼罩进行比较，可以确定通道的信号完整性。眼罩是接收器阈值的图形表示。眼罩显示给定比特误码率(BER)下接收信号的可接受时间和振幅。

如图1左侧所示，眼睛是打开的。当输出眼图与眼罩之间无重叠时，该通道具有良好的信号完整性。如果输出眼图与眼罩不重叠，接收器可以根据接收到的模拟电压水平和时序确定数字1或数字0。另一方面，如果有眼罩违规(如图1右侧所示)，则闭上眼睛。数字1或数字0在接收器上无法区分。

眼图为工程师提供了一个给定通道性能的度量。当接收方闭着眼睛时，需要额外的分析技术来确定闭着眼睛的根本原因。

DDR5中频率相关的损耗和反射

DDR5标准中规定的主要问题是反射和频率依赖性损耗[1]。图2显示了从控制器到内存条的DQ线的单脉冲响应。单脉冲响应是从控制器发送一个单脉冲(数字脉冲)时，在存储器模块接收到的波形。

在图2中，红色虚线是信道中没有反射或与频率相关的损耗的理想情况。在蓝色部分，可以观察到理想脉冲传播时信道的频率依赖性损耗。通道中的反射时间较晚。由于单脉冲和反射的传播会干扰其他脉冲，人们通常将其称为码间干扰(ISI)[2]。

由频率相关损耗引起的ISI在串行链路通道中很常见，而由阻抗不连续引起的反射问题则是DDR特有的。开云体育官网登录平台网址

DDR5中的决策反馈均衡

如果信号完整性问题的根本原因是频率依赖性损耗，最直接的解决方案是减少通道的长度或在制造中使用低损耗材料。为了减少反射量，迹线应设计成阻抗可控的。如果在适当的通道长度、制造材料和阻抗控制下眼保持闭合，在接收器处的均衡可以帮助进一步改善/打开接收器处的眼。

在DDR5中，指定了四tap决策反馈均衡(DFE)来减轻损失和反射，而不放大噪声[1]。由于每个点触代表一个单位间隔，四点触DFE在当前接收位后最多纠正四个单位间隔。顾名思义，决策反馈均衡算法对每个接收到的位进行决策，并将修改后的位反馈给接收方。

在DFE算法中，接收到的模拟波形首先到达符号检测器。符号探测器决定所接收的模拟波形是代表数字一还是数字零。如果检测到的符号是数字符号，则将模拟波形的缩放版本添加到原始波形中，以强调下一个数字零。如果检测到的符号是数字零，则将模拟波形的缩放版本添加到原始波形中，以强调下一个数字波形。

图3左边显示的是一只几乎闭着的眼睛。通过应用DFE，几乎闭着的眼睛可以被打开。如图3右侧所示，DFE算法成功打开了几乎闭着的眼睛。DFE平衡眼的另一个独特特征是睁眼前后的扭结。

随着数据速率的增加，人们可以看到串行链路和DDR之间技术的融合。在DDR5之前，不需要均衡化来在接收端有一个体面的眼界。随着对更高速度和更低功耗的追求，均衡已经成为足够开阔眼界的必要条件。

虽然在接收机上有一个均衡器来改善眼睛是令人欣慰的，但仍然需要适当地设计信道损耗和跟踪阻抗，以便均衡器可以对系统性能产生最积极的影响。

为了更好地理解不同通道设计和均衡能力之间的权衡，使用电子设计自动化(EDA)软件作为虚拟原型环境也变得必要。通过结合虚拟原型的结果和真实设计的测量，人们形成了一个健壮的设计工作流，处理新的和令人兴奋的技术。

参考文献

固态技术协会，DDR5更快, JESD79-5。弗吉尼亚州阿灵顿,2020年

Eric Bogatin [2]简化信号完整性．普伦蒂斯霍尔,2009年。