RSS
数据中心依赖于发送和接收系统中的通道来准确有效开云体育官网登录平台网址地传递有价值的信息。信道中性能不佳的设备可能导致信号完整性问题并危及可理解数据的交付。这使得开发具有高信号完整性的信道设备和互连变得至关重要。测试和识别设备中信号完整性问题的来源，然后修复它们，是一个巨大的挑战。
在系统中，信号通过各种互连传输(例如，从芯片到封装，从封装到板迹线，以及从迹线到高速连接器)。信号完整性问题产生于相互连接的电线的物理性质。与原理图上的连接线不同，真正的导线具有电阻、对地和其他导线的电容以及电感。在更高的频率下，电容和电感会导致导线充当传输线，天线效应会导致串扰和EMI。
信号完整性问题会导致系统故障或间歇性工作，产生“坏”数据。因此，信号完整性问题在设计周期的早期发现尤为重要，因为间歇性故障很难在原型上调试。
工程师需要考虑以下几个高速设计挑战:
- 新标准带来了更快的速度和更复杂的设计因素需要考虑。复杂性正在增加。今天的射频(RF)和微波设计需要多芯片模块，具有更精细的互连和封装。例如，5G需要更高的频率和更宽的调制带宽。现在需要分析的模拟和测量数据比以往任何时候都多。尽管有这些耗时的挑战，设计师们还是需要加快他们的上市时间，以保持在竞争中的领先地位。
- 设计需要满足电磁推断和合规法规。系统在不引入不可容忍的电磁干扰的情况下运行的能力称为电磁兼容(EMC)。随着计算机、网络、存储和移动设备的数据速率不断提高，设计工程师需要处理传统的EMI传输问题以及与附近电路和系统组件的耦合问题。
- 信号完整性分析必须在合理的时间内准确地进行。密集布线的电路板需要数小时的工程时间来实现准确的信号完整性结果——包括许多小时的模拟。通常，设计师一次只能验证电路板的一小部分。混合模拟器可以提高速度，并可用于更大的覆盖范围(基本上，使用这种方法，连接器与电路板集成，并使用平面和/或3D EM仿真一起模拟)。然而，总是有一个问题，即模拟与测量是否有很好的相关性。
- 内存设计的复杂性持续增长．每一代的双数据速率(DDR)存储器设计都变得更加复杂。模拟和测试配置的复杂性也在增加，导致模拟和测试设置时间变长。这种增加的复杂性使得关联模拟和测试数据具有挑战性，导致对设计的信心降低，故障排除周期延长，并错过交付计划。在内存系统上工作的硬件设计人员必须应对不断缩小的时间和电压裕度，以及一系列复杂的合规测量，以确保可靠的运行。
寻找退化根本原因(包括延迟、振铃、串扰和EMI)的传统方法是使用眼图、单脉冲响应、时域反射(TDR)和混合模式s参数等分析技术。
眼图为您提供了通道如何降低信号的简明图形表示。睁着眼睛对应的信号失真最小，数字1和0电平可以清楚地区分。然而，系统中的损耗和反射会导致眼睛闭上，相应的信号失真。
图1。左图是睁开的眼睛，右图是闭着的眼睛。
单脉冲响应技术在一个脉冲中获得非常复杂的数据，通过这种方式降低复杂性，然后研究通道如何影响单脉冲。重要的是要注意脉冲的上升时间和宽度，即比特率。参考图2，其中蓝线表示无损耗或理想情况，紫色线表示有损耗通道。为高速数字信号开发可控阻抗环境是保证接收端无误码的干净数据传输通道的最佳方法。在涉及千兆数据速率信号的应用中，互连的传输线属性变得至关重要。
图2。单脉冲响应在一个脉冲中发送数据，然后检查通道如何影响单脉冲(蓝线是理想的)。
时域和频域的测量是相关的。时域中的典型测量是TDR测量，它是对从设备输入中反射的信号作为时间函数的测量。在TDR测量中，一个快速上升的阶跃边缘被送入被测器件，并测量反射信号。TDR识别阻抗不连续。在频域中等效的是S11参数，它是反射波与入射波的比值。
互连的s参数，无论是在时域还是频域测量，都代表了互连的行为模型。它们包含了关于信号进入一个端口后，在离开另一个端口时的行为的所有信息。
s参数以试金石格式保存，并在模拟和测量之间共享。它们是在频域显示反射/传输特性(振幅/相位)的矩阵。s参数测量在高速数字应用中至关重要，并且由于数据网络中千兆信道的出现而变得越来越重要。开云体育官网登录平台网址
双端口设备有4个s参数。S-参数的编号约定是“S”后面的第一个数字是信号出现的端口。第二个数字是应用信号的端口。S21是相对于进入端口1的刺激，从端口2出来的信号的度量。当数字相同时(例如，S11)，它表示反射测量。在这种情况下，输入和输出端口是相同的。
四端口差分s参数提供的信息是描述任何四端口互连的电气特性的主要手段。在测量的四端口s参数的完整矩阵中，有丰富的数据。进出的波有16种可能的组合。16个s参数矩阵元素包含了你需要知道的关于微分对的电学性质的一切。在需要更详细信息的情况下，可以使用导出的s参数作为行为模型，并将它们直接集成到电子设计自动化工具中的电路模拟器中。
图3。s参数使工程师能够深入了解高速数字互连的性能，如背板、印刷电路板、电缆、连接器和IC封装。
对于今天的高速电路板和集成电路，信号完整性与数字功能或时钟速度一样重要。在密集封装、低功耗、小尺寸电路中解决信号完整性问题具有挑战性，最大的挑战可能是发现何时可能面临信号完整性问题。
解决信号完整性问题需要以下步骤:
- 模拟信道
- 确定降级的根本原因
- 探索设计解决方案
作为良好设计实践的一部分，为了确保信号传输的质量，工程师应该考虑信号完整性，从绘制原理图到通过最终测试。通过尽早解决信号完整性问题，他们可以确保以合理的成本可靠地工作的最佳电路设计。