Verisium™人工驱动验证平台 2022年9月13日 Cadence设计系统公司 没有评论 Cadence®Verisium™人工智能(AI)驱动的验证平台，一套应用程序利用大数据和AI优化验证工作负载，提高覆盖率，加速错误的根本原因分析。 阅读更多
Clarity™3D瞬态求解器 2020年10月14日 Cadence设计系统公司 没有评论 Cadence设计系统公司通过引入Cadence扩展了其系统分析产品线®清晰™3D瞬态求解器是一种系统级模拟解决方案，解决电磁干扰(EMI)系统设计问题的速度比传统3D场求解器快10倍，并提供无限容量。 阅读更多
Cadence摄氏度热求解器 2019年9月18日, Cadence设计系统公司 没有评论 随着Cadence celsius热求解器的推出，Cadence设计系统公司扩大了其在系统分析和设计市场的存在，这是第一个完整的电-热联合仿真解决方案，适用于从ic到物理外壳的电子系统的全层次结构。 阅读更多
Sigrity XcitePI萃取技术 2017年1月17日 Cadence设计系统公司 没有评论 Cadence®Sigrity™XcitePI™提取技术采用GDSII或LEF/DEF格式的芯片布局数据，并生成一个全面的SPICE模型，该模型由完全分布式的PDN和I/O网组成，并考虑了信号、电源和地面之间的所有电磁耦合效应。 阅读更多
Sigrity宽带SPICE技术 2017年1月17日 Cadence设计系统公司 没有评论 节奏®Sigrity™宽带SPICE™技术准确快速地将n端口无源网络参数，如散射、阻抗或导纳(S、Z或Y)转换为SPICE等效电路，可用于时域模拟。 阅读更多
Sigrity晶体管到行为模型转换(T2B) 2017年1月17日 Cadence设计系统公司 没有评论 为了跟上高速接口的快速发展，您需要能够在数小时内而不是数天内运行精确的全总线模拟。通过将模型从晶体管转换为功率感知IBIS行为，Cadence®Sigrity™晶体管到行为模型转换(T2B™)可以避免耗时的晶体管级模拟和不准确的非功率感知IBIS模型模拟，从而帮助您满足越来越短的截止日期。 阅读更多
Sigrity XtractIM技术 2017年1月17日 Cadence设计系统公司 没有评论 Cadence®Sigrity™XtractIM工具提供了一个完整的模型提取环境，专门针对IC包应用。该工具以IBIS或SPICE电路网表格式生成IC包的电气模型。这些简洁的寄生模型可以是每引脚/净RLC列表、耦合矩阵或Pi/T SPICE子电路。 阅读更多
Sigrity SystemSI技术 2017年1月17日 Cadence设计系统公司 没有评论 Cadence®Sigrity™SystemSI™信号完整性(SI)解决方案提供全面和灵活的SI分析环境，用于准确评估高速、芯片对芯片系统设计。解决方案支持行业标准的模型格式，并自动连接模型。 阅读更多
Sigrity OptimizePI技术 2017年1月17日 Cadence设计系统公司 没有评论 为了确保您在系统和组件级别上获得高性能，同时节省15%到50%的去耦电容(decap)成本，Cadence®Sigrity™OptimizePI™技术可以对电路板和IC包进行完整的交流频率分析。支持布局前和布局后的研究，它快速确定最佳的decap选择和放置位置，以满足您的电力输送网络(PDN)的需求。 阅读更多
为了确保您在系统和组件级别上获得高性能，同时节省15%到50%的去耦电容(decap)成本，Cadence®Sigrity™OptimizePI™技术可以对电路板和IC包进行完整的交流频率分析。支持布局前和布局后的研究，它快速确定最佳的decap选择和放置位置，以满足您的电力输送网络(PDN)的需求。
Cadence®Sigrity™XcitePI™提取技术采用GDSII或LEF/DEF格式的芯片布局数据，并生成一个全面的SPICE模型，该模型由完全分布式的PDN和I/O网组成，并考虑了信号、电源和地面之间的所有电磁耦合效应。
节奏®Sigrity™宽带SPICE™技术准确快速地将n端口无源网络参数，如散射、阻抗或导纳(S、Z或Y)转换为SPICE等效电路，可用于时域模拟。
为了跟上高速接口的快速发展，您需要能够在数小时内而不是数天内运行精确的全总线模拟。通过将模型从晶体管转换为功率感知IBIS行为，Cadence®Sigrity™晶体管到行为模型转换(T2B™)可以避免耗时的晶体管级模拟和不准确的非功率感知IBIS模型模拟，从而帮助您满足越来越短的截止日期。
Cadence®Sigrity™XtractIM工具提供了一个完整的模型提取环境，专门针对IC包应用。该工具以IBIS或SPICE电路网表格式生成IC包的电气模型。这些简洁的寄生模型可以是每引脚/净RLC列表、耦合矩阵或Pi/T SPICE子电路。
Cadence®Sigrity™SystemSI™信号完整性(SI)解决方案提供全面和灵活的SI分析环境，用于准确评估高速、芯片对芯片系统设计。解决方案支持行业标准的模型格式，并自动连接模型。
为了确保您在系统和组件级别上获得高性能，同时节省15%到50%的去耦电容(decap)成本，Cadence®Sigrity™OptimizePI™技术可以对电路板和IC包进行完整的交流频率分析。支持布局前和布局后的研究，它快速确定最佳的decap选择和放置位置，以满足您的电力输送网络(PDN)的需求。