梅林达Piket-May

随着Averatek半添加工艺(A-SAP)工艺的最近引入，使用与传统的4 mil宽的生产线相同的制造加工线，线宽可以低于1 mil。这使得在BGA转义区域使用比在长路径路由区域更窄的跟踪成为可能。然而，使用这种路由架构意味着在BGA逃避场中较窄的迹线比在路由区域中较宽的50欧姆迹线具有更高的阻抗。那么，在阻抗失配成为问题之前，这些轨迹可以持续多长时间?本文的作者提出了一种分析方法来寻找答案。

在信号完整性方面，很少有主题像信号带宽那样基础，而且会造成如此多的困惑。带宽具体指的是什么，时域中的什么特征影响带宽;上升时间还是上升速率?

在任何高速板堆叠设计的第一个目标是工程互连与目标阻抗，这一过程的第一步是使用二维场求解器探索设计空间与虚拟原型。场解算器能多好地预测真正电路板上迹线的阻抗?本文旨在回答这个问题。