Tim Wang Lee

在早期的DDR系统中，时钟、命令和地址信号(这里称为C/A)使用分叉拓扑分布到多个dram，在这种拓扑中，这些信号大约同时传播到系统中的所有dram。命令和地址行(在这样的系统中)上的传播延迟将时间倾斜引入系统，限制了总线的工作频率，最终影响了这些内存系统的性能。

DDR5与前几代之间最显著的区别是引入了决策反馈均衡，这是一种在串行链路系统中用于提高接收信号完整性的技术。随着新技术的出现，这篇短文概述了DDR5背景下的一些基本信号完整性概念。