HeeSoo李

本文展示了使用最早的DDR4-3200 FPGA内存控制器之一Xilinx Versal与UDIMM接口的影响，以展示一种将信号完整性模拟与测量准确关联的方法。

由于存储系统的速度等级不断提高，需要应用均衡，这给存储系统设计工程师带来了沉重的负担。幸运的是，针对单端信号的IBIS-AMI解决方案和转发时钟解决方案的引入克服了这些挑战。继续往下读，了解更多。

在高速数字信道设计中，过孔无处不在，正成为影响信道性能的重要因素。特别是随着移动、网络和数据中心应用程序对数据速率的要求越来越高，过孔在设计中的作用是非常显著的。设计工程师传统上使用时域反射计(TDR)作为表征和优化通孔设计的工具，但TDR方法存在缺点，例如要求较短的上升时间步长信号或较大的带宽s参数，以及通孔阻抗的读取不准确。

在本文中，我们提出了一种简单有效的z输入阻抗方法，该方法增强了传统的TDR方法，用于在速度更快的系统中通过设计进行表征和优化。