技术文章

RSS

随着Averatek半加法工艺(A-SAP)工艺的引入，使用与传统4 mil宽生产线相同的制造工艺线，线宽可低于1 mil。这使得在BGA转义区域使用比长路径路由区域更窄的路径成为可能。然而，使用这种路由架构意味着BGA逸出场中较窄的走线比路由区域中较宽的50欧姆走线具有更高的阻抗。那么，在阻抗失配成为问题之前，这些轨迹可以持续多长时间?这篇文章的作者提出了一个分析方法来找出答案。

如果您基于PCB堆叠设计了受控阻抗传输线，您如何知道PCB制造公司或其他供应商是否构建了您的堆叠以满足您的受控阻抗规范?

设计糟糕的互连可能会导致近场发射，这有时是EMI故障的迹象，请继续阅读以了解如何避免FCC测试失败。

本文提出了一种快速简便的滤波器性能分析仿真模型。所建立的仿真模型与试验结果吻合较好，可作为电子设计工程师的有力工具。

“多年来，我逐渐意识到，特别是在信号完整性方面，半波共振通常是丑陋的s参数的原因。你可以说任何类型的共振都会引起问题，你是对的。然而，在拓扑结构中很容易形成半波共振。”本文总结了Gustavo Blando关于半波共振的形成和缓解的观察，并包括作者对该主题的PDF格式的深入研究。

统计模型对真实世界系统行为的预测有多好?我们如何预测系统行为最坏情况的可能性和严重性?在这篇文章中，作者解释了他们如何使用函数生成器和示波器来收集不同总体大小的测量参数结果，以调查统计模型预测的准确性。

虽然眼图和眼罩都很有用，但它们都隐藏了和它们所揭示的一样多的信息。继续往下读，看看如何在你的设计中最大限度地利用它们。

在这个导致可操作结论的半开玩笑的实验中，Ben Dannan和Steve Sandler开始发现一种方法来缓解VNA上隔离校准步骤的缺乏。

设计正确的PCB堆叠可以决定产品的性能。如果产品具有阻抗和传输损耗敏感的电路，那么注意导体表面粗糙度是至关重要的。然而，有时相邻参考平面的粗糙度被忽略了。如果相邻的高速信号层使用比一个或两个参考平面更光滑的铜，将会发生比该层预期的更高的插入损耗，并可能导致产品不符合法规。那么，在最终确定堆栈之前是如何确定的呢?往下读吧。