技术文章

RSS

在本文中，John Baprawski回顾了在SerDes系统通道模拟器中使用s参数文件表示通道时的各种问题。通过几个详细的示例，他演示了如何密切关注s参数的质量，从而使您对派生的SerDes设计眼图和其他分析方法有信心。

在高性能PCB布局原理的概述中，Joe Aguilar阐述了热设计方法，提供了电力输送网络(PDN)的简介，讲述了路由高电流与降低阻抗的策略，并为设计有效的去耦电容提供了重要的考虑因素。

在这篇文章中，唐纳德·泰利安分享了他新书中的一段摘录，“信号完整性，在实践中”探索如何优化SES既解决问题又提高系统性能。他认为硬件和SI工程师了解如何优化SES是至关重要的;往下读，看看他为什么如此重视它。

随着比特率的持续飙升，纤维编织效应(FWE)倾斜，也被称为玻璃编织倾斜(GWS)，正成为一个越来越严重的问题。今天56 GB/s的高速路由器是最先进的，112 GB/s也指日可待。而用于个人电脑和服务器行业的新一代PCIe正在迅速向64 GT/s发展。

在这篇文章中，Bert Simonovich展示了如何使用从相位或时间延迟测量方法计算的Dkeff将导致印刷电路板(PCB)传输线的不准确模拟结果。

很大比例的EMI故障与系统中的结构共振有关。本文回顾了结构谐振及其EMI影响方面的工作，介绍了识别和定位结构谐振的方法，并使用实际示例提出了修复建议。

实现224/212 Gb/s通用电气I/O (CEI)和以太网、每车道电气输入/输出(I/O)和链路系统的最高速度/数据率的最佳方法(及其带来的挑战)是什么?为了理解，我们首先研究了最佳脉冲幅度调制(PAML)与224 Gb/s的通道特性。

随着串行链接变得既短又快，理解和最小化不连续变得越来越重要。Donald Telian将旧的边率应用到现代的往返关系中，在这篇文章中提供了一个经验法则来帮助衡量哪些互连结构，因此不连续性，需要关注——以及关注到什么程度。

在早期的DDR系统中，时钟、命令和地址信号(这里称为C/A)使用分叉拓扑分布到多个dram，其中这些信号几乎同时传播到系统中的所有dram。命令行和地址行的传播延迟(在这样的系统中)给系统引入了时间偏差，限制了总线的工作频率，最终影响了这些内存系统的性能。

DesignCon该会议将于2022年4月5日至7日在加利福尼亚州圣克拉拉的圣克拉拉会议中心举行，届时将举行技术论文会议、教程、行业小组讨论、产品演示和展览。