技术文章

RSS

由于集成密度更高，时钟周期更快，以及将更多的散热器(如无线功能)集成到IC上，开发低噪声排放PCB变得越来越困难。基于这些设计挑战，在将电气部件放在客户的PCB上之前，获得所有必要的信息是至关重要的。请继续阅读有关如何检测ic上方的电磁干扰的建议。

在高速连接器设计领域，存在两种对立的观点。对某些人来说，如果你简单地把塑料片和金属片放在一起，最终你就有了信号传输。这个过程非常简单。另一方面，有一种观点认为，坚固的连接器设计需要对电磁理论有深刻的理解，这是只有魔法师和巫师才拥有的智慧。

继续阅读，了解如何将BERT和示波器结合起来进行实时错误检测和描述。

PAM4带来的测试挑战是什么?本文详细介绍BERT需要做些什么来满足必要的信号分析需求。

许多人声称，对于带状线，只要另一个相邻的参考平面是固体的，就可以穿过一个分裂的幂平面。其他一些人声称，如果有一个相邻的固体参考平面，在分裂下小于5密耳，串扰将得到缓解。继续读下去，看看当带状线信号交叉分裂功率平面时到底发生了什么。

均匀差动对的衰减有两个根本原因:导体损耗和介质损耗。通过理解设计决策如何影响这两个根本原因，我们可以制定一些简单的指导原则，为我们指明正确的方向，以减少信道的衰减。当损失很重要的时候，这些是要遵循的方向。在某些情况下，增加微分阻抗会减少损耗，在某些情况下会增加损耗。往下读，看看为什么。

随着DDR数据传输速率的不断提高，DDR信道的信号完整性已成为最关键的问题之一。本文广泛地研究了通存根对DDR4存储器上信号线阻抗的影响，包括测试用例和优化设计的方法。

在任何高速板堆叠设计的第一个目标是工程互连与目标阻抗，在这个过程的第一步是使用二维场求解器探索设计空间与虚拟原型。场求解器能多好地预测真实板上的迹线阻抗?本文旨在回答这个问题。

层压板的介电常数Dk会影响传输线的特性阻抗和时延。如果希望在第一次通过时获得特定的目标特性阻抗，那么必须知道每个层的Dk。这里有一个快速、简单的测量方法。

在高速数字设计中，只需要一个流氓电压波就可以杀死PDN。布局前的平面阻抗优化降低了设计中出现异常波的风险。海蒂·巴恩斯解释了异常涌浪是如何发生的，并说明了如何以最低的成本获得最佳性能。