信号完整性日志
www.lambexpress.com/articles/755-mentor-announces-hyperlynx-solution-with-automated-intelligent-channel-extraction-for-serdes-interfaces
Mentor_Hyperlynx2

Mentor宣布HyperLynx解决方案,为SerDes接口提供自动化和智能通道提取

2018年2月13日

西门子旗下的门拓(Mentor)今天宣布了其全新的HyperLynx®印刷电路板(PCB)仿真技术,用于高性能设计,现在提供了业界首个端到端全自动串行/反串行(SerDes)通道验证解决方案。今天的先进电子产品需要智能高速设计工具,以确保设计按预期执行。随着50 Gbps的信号速率越来越普遍,而以太网等协议的带宽达到了400 Gbps,传统的方法已经不够用了。这对于汽车、网络、数据中心、电信和基于物联网/云的产品等需要卓越高速性能的行业至关重要。

SerDes是指像PCI Express (PCIe)这样的接口,用于任何需要高带宽的地方。然而,今天的硬件工程师缺乏时间来充分了解这些接口协议的详细信号完整性要求,并且可能难以获得信号完整性(SI)和3D EM专家的咨询。Mentor的新HyperLynx版本提供了工具嵌入式协议特定通道遵从性- PCB SerDes接口的全自动验证工具。这包括一个3D资源管理器功能,用于设计和布局优化非均匀结构,如突破和过孔。

Mentor的客户Sintecs是一家总部位于荷兰的电子设计服务(EDS)公司,专门从事复杂电路板的设计和分析。他们开发了欧洲资助的多板dReDBox,这是一个“盒子里的数据中心”的全新概念,通过高速链路连接非聚合处理和内存资源(www.dredbox.eu)。使用HyperLynx DDRx向导和新的SerDes合规向导,Sintecs可以快速探索可用的设计空间,收敛到满足其产品DDR4(运行速度为2666 MT/s)和许多PCIe3接口的行业标准合规指标的物理实现。新的HyperLynx智能信道提取工具通过自动化整个信道分解和建模设计任务,帮助压缩SerDes接口设计进度。自动通道提取比Sintecs之前的手动方法要快得多,后者需要3D全波求解专家花费时间来建模每个通道不连续。

Sintecs B.V.董事总经理Hans Klos表示:“我们已经成功地使用HyperLynx实现了dReDBox项目的高速DDR4和PCIe SerDes接口的‘第一次正确’实现。我们已经改变了我们的工作方式,现在我们的硬件设计师和SI工程师使用SerDes合规向导在接口设计优化和最终接口合规验证期间快速迭代。”

以下是一段简短的视频概述:

特定于协议的通道遵从性

使用新的HyperLynx版本,硬件工程师可以轻松地执行特定于协议的遵从性检查。该工具为以太网和光学实现者论坛(OIF)提供了PCIe Gen3/4、USB 3.1和基于com技术的嵌入式协议专业知识。工程师可以根据协议架构和约束条件轻松地进行均衡优化(CTLE, FFE, DFE)。

导师HyperLynx

“随着高速串行链路中的数据速率的增加,设计具有可接受误码率的通道,受协议范围内均衡设置的限制,需要更高水平的专业知识。开云体育官网登录平台网址Mentor的新型自动通道分析仪就像一位专家站在你的肩膀上。信号完整性学院院长、Teledyne LeCroy前置靶场信号完整性实验室主任Eric Bogatin表示:“在签字前对设计进行分析,可以在许多材料、过孔和传输线问题渗透到最终设计之前发现它们。”对于最终通道,新的合规性分析器将推荐优化的均衡设置,以满足协议的约束条件。这些创新将帮助所有硬件工程师晚上睡得更好。”

HyperLynx 3D Explorer

3D资源管理器功能提供通道结构设计和预布局优化。基于模板的3D结构合成可用于差分对,BGA突破,通过配置,串联阻塞电容器等。

产品可用性

带有自动SerDes通道验证的新HyperLynx版本将于2018年2月底发货。欲了解更多产品信息,请访问以下网站:https://www.mentor.com/hyperlynx-serdes

Baidu
map