实用DDR测试:遵从、验证和调试

DDR内存接口正变得越来越普遍，这给那些设计高速嵌入式系统的人带来了一系列独特的挑战。本文将研究DDR接口测试的全部内容，主要关注物理层和常见问题的解决方案。

物理层测试确定电压水平、时序和信号保真度是否足以使系统正常工作。这与协议层测试不同，协议层测试确定控制器和存储芯片是否在数字级及以上级别上正确通信。

在物理层测试领域有三个子类:

• 合规性:设备输出信号是否符合JEDEC规范?
• 验证:设备在系统环境中是否正确交互?
• 调试:为什么我的设备/系统没有正常工作?

符合性测试意味着一系列特定的、强制性的测试;这些测试对DRAM和控制器供应商至关重要。验证测试不太规范，但需要对系统行为有更充分的可见性，这对系统集成商来说是至关重要的。调试需要详尽的系统行为视图，通常遵循失败的遵从性测试和/或有缺陷的系统行为。

图1:分析高速信号和命令总线之间的相互作用可以加深对DDR行为的了解

哪些DDR信号对此类测试很重要?在物理层遵从性和验证测试中，图1中显示的最快信号是最关键的:时钟(CK)、频闪(DQS)和数据(DQn)。这些信号必须作为模拟波形进行分析，以充分表征其信号保真度。而且由于DDR接口中有许多数据线，因此测试所有这些数据线是一项耗时的任务。因此，在许多情况下，板级模拟揭示了最可能的最坏情况数据线，以隔离它们进行测试。

图2:所示是一个完整的DDR分析系统的示例

为了获得更完整的系统级视图，分析高速CK、DQ和DQS信号与较慢的命令总线之间的相互作用可以更深入地了解行为。在许多情况下，只要采集达到较高的时序精度，就足以获得这些信号的数字状态。

一个完整的DDR分析系统是什么样的?图2提供了一个示例。为了获取模拟信号，高带宽示波器与低负载差分探头配对。数字信号需要高采样率的数字分析仪和高带宽的数字探头。在示波器上，分析软件处理脉冲识别并执行测量。

图3:所示是用于DDR内存的典型BGA包

现在，让我们仔细研究一下在仔细研究这些接口时所面临的一些具体挑战。

第一个测试挑战是简单地访问感兴趣的信号。如今，DRAM芯片采用球栅阵列(BGA)封装，这种封装被波焊到PCB上匹配的焊盘阵列上(图3)。如何到达这些焊盘?

图4:位于DRAM芯片和PCB之间的中间层可以缓解信号访问困难

制造BGA焊点的三种常见方法包括:背面过孔、中间层和DIMM系列电阻。如果它们包含在PCB布局中，则背面过孔可以是探测DDR信号的理想位置。通常，良好的信号保真度来自于过孔靠近终端。然而，许多设备，如双内存和密集的嵌入式系统使这种访问选项站不住脚。

第二种选择的中间插孔在难以接近的情况下也很有用(图4)。与背面通孔一样，中间插孔提供了相当好的信号保真度。但是，如果要正确安装套接字，它们会带来额外的复杂性。此外，中间层的占用空间在拥挤的pcb上可能会有问题。

图5:DIMM系列电阻器是双级DIMM的良好替代方案

如果涉及双级(或双面)dimm，则无法访问背面过孔。这使得DIMM系列电阻成为信号访问的一个很好的替代位置(图5)。这种方法的缺点是探头和DRAM终端之间的距离可能导致接收器产生有问题的反射。

本内容最初出现在Teledyne LeCroy Test Happens博客．

另请参阅: DDR内存接口基础//www.lambexpress.com/blogs/8-for-good-measure/post/473-ddr-memory-interface-basics