关于PDN的长期问题:电荷传递时间或阻抗

在过去的许多年里，我经常收到来自同事、朋友和业内专业人士的问题，他们想要澄清配电网络(PDN)这两个看似独立又相互竞争的任务和要求之间的联系:及时向负载提供和供应足够的电荷，以避免负载电压过多下降，而不是实现所需的阻抗目标和电容器提供超过其串联谐振频率的电荷的能力。这些需求是如何相互关联的?

为了正确回答这些问题，我们首先需要看得更广泛，并提醒自己一些基本事实和原则。图1显示了负载点(POL) PDN的简化一维方框图，由直流电源、旁路电容器、PCB结构、封装和硅组成。

图1:端到端POL PDN的一维框图。

在这个框图中，有一个电源产生一个名义上恒定的直流稳压，低和高频旁路电容器和电流消费者:半导体器件。所有这些都是通过导体相互连接的:PCB平面、电源带、水坑、过孔和半导体(通常是硅)器件的封装。我们的目标是为负载提供足够稳定的电压，尽管它的电流变化。

尽管每个块也可以用它的多节点分布式模型来表示，但要得到开头问题的答案，这个简单的集总序列模型就足够了。作为一个基本要求，我们通常需要V_交流交流瞬态电压跨负载要比标称直流轨电压V小得多_笔名直流负载电压，我们希望维持在整个模具。典型的比例是1.5到2个数量级:V_交流是百分之几的V_笔名。在负载点方案中，我们假设硅上的噪声主要是由于硅电流需求的波动引起的:系统中其他负载引起的“串扰”噪声被忽略。同样，假定电源产生的噪声可以忽略不计，或者只是供电轨道上最坏情况下噪声的一小部分。沿着路径也有串联电阻，负载的直流平均电流将在直流源输出和负载之间产生直流降，或者在直流源有遥感连接的情况下，在遥感点(为了简单起见，这里没有显示)和负载之间产生直流降。

直流电源在其设定的输出电压上也有有限的容差和漂移。这在图2。直流设定点精度和任何未补偿的直流电压降用电压图上的绿色条表示。负载电流波动加上任何DC-DC转换器输出纹波(在直流电源是开关稳压器的情况下)的瞬态噪声用橙色条表示。总的来说，直流电压容差和直流降以及最坏情况下的交流噪声必须保持在V以内_马克斯和V_最小值硅的电压限值。为了简单起见，我们假设没有添加余量，如果需要，可以很容易地将余量添加到此计算中。在不限制通用性的情况下，假设对称电压分配，其中直流公差和交流公差条均匀地放置在标称电压的上方和下方。根据实际的电路细节，在一些实际系统中，直流和交流公差条可能以不对称的方式排列在标称电压周围。

图2:电源轨电压图，说明主要设计参数。

虽然预计交流电压是直流电压的一小部分，但在许多电源轨设计中，我们必须假设负载的直流和交流电流是可比的:如果我们没有指定交流瞬态电流，则假定50%的值，即假定交流瞬态电流是最大直流电流的一半。

这些时域要求可以转化为频域。如果我们假设在轨上允许由于ΔI电流瞬态而产生ΔV最坏情况电压波动，我们可以将它们的比值称为阻抗目标[1]。

Ztarget= ΔV ΔI

只要我们在负载上创建一个相对平坦且与频率无关的PDN阻抗，这种阻抗目标计算就能很好地预测最坏情况下的噪声。带Z的平坦(电阻)PDN阻抗_目标值时，我们保证对任意直流电流阶跃序列产生的瞬态噪声不大于ΔV[2]。严格地说，这也假设整个PDN是线性和时不变的。

有很多情况下，我们不能，或出于某种原因不想，创建一个平坦的PDN阻抗。正如在[3]，[4]和[5]中所指出和解释的那样，对于不超过目标阻抗的非平坦阻抗，我们要付出最坏情况噪声增加的惩罚，其中惩罚比率取决于我们扭曲平坦阻抗的程度。对于我们今天在设计中发现的典型非平坦阻抗曲线，惩罚比不超过3，这通过设计Z提供了一个直接安全的设计过程_目标/ 3。

我们还可以计算负载的等效直流电阻，它在最大负载电流下是最低的。

Rload = VDCImax

无论我们在实际情况下观察电压还是阻抗，我们都会看到一个好的PDN是“刚性的”:与标称直流电压相比，电压瞬态很小，同样，PDN呈现给负载的阻抗比负载本身的阻抗低得多。

首先，我们看看这条链的中间:旁路电容器和连接元件的导体。的分流元件印刷电路板和包块是分立的电容器_散装C_陶瓷和C_包裹。这些可以涵盖非常广泛的类型和结构。散装电容器可以是电解、钽、聚合物钽或铌电容器，采用通孔或表面贴装封装。电路板上的陶瓷电容器和封装电容器(通常也是陶瓷电容器)通常是表面贴装的，并且可能具有不同的外壳尺寸和几何形状:物理上较小和/或低电感(如反向几何或交叉)封装电容器。在电路板上，物理上更大的外壳尺寸和更高的电容值用于常规的双端外壳样式。在非常精细的尺度上，这些电容器都表现出一定的非线性和时间依赖性[6]。然而，考虑到在正常工作期间，这些电容器之间的交流电压非常小，非线性可以被安全地忽略。同样，即使电容器由于老化和随时间变化的环境温度而表现出时间变化，但对于短瞬变的持续时间，时间依赖性可以忽略不计。对于导电互连来说更是如此:PCB平面、条带、贴片、走线、过孔和元件焊盘都可以被认为是线性和时不变的。

综上所述，我们的第一个主要结论是，在性能良好的PDN中，为了快速瞬态响应计算的目的，旁路电容器和PCB导体可以建模为线性和定常元件。

接下来，我们从负载开始，对这条链的两端进行一些观察。半导体器件用它的并行C表示_死L系列电容_死电感和R_死电阻和R_负载，表示数字设备中由于泄漏和由于设备电容上的电压波动而造成的功率损失而产生的电流消耗。在逻辑器件中，如CPU或FPGA核心，这些元件代表开关单元，这些是自然的非线性元件。然而，我们之前说过PDN阻抗应该比负载的阻抗低得多，因此负载可以被代表瞬态电流的电流源取代。虽然在这种情况下存在非线性，但由于阻抗的比率，这无关紧要。

最后让我们看看直流电源。它可能是一个电池，或一个线性稳压器或一个开关稳压器。电压调节器可能是非线性的，特别是对于大的瞬态电流，但它们的带宽是有限的;它们不能响应非常快的电流瞬变;这就是为什么我们需要旁路电容器来提供初始充电。

从这些考虑，我们的第二个结论是，这个PDN链的末端都不影响快速瞬态计算:直流源没有响应快速瞬态的带宽，非线性硅具有比PDN阻抗高得多的阻抗，因此，在一阶中，它可以由(线性)电流源建模。

现在我们可以得出一个一般性的结论，也可以对开头的问题给出一个一般性的答案。对于快速瞬态负载，电路板上的噪声特征将高度独立于直流电源和硅负载。瞬态噪声主要取决于旁路电容器和PCB互连，可以认为是线性和时不变的。对于线性和时不变网络，时域和频域描述是等价的，因此，我们可以在任何我们更熟悉的域或任何更容易提供必要信息的域或以更容易理解的形式来看待结果。如果正确地设置了需求，那么无论它们是在频率域还是在时域中设置都无关紧要，对于线性系统和时不变系统，它们产生相同的结果。

在本文的其余部分，我们将通过典型的数字和波形来说明这些结论。

在图3我们添加了典型数字来表示在1GHz下运行的10W FPGA核心的PDN。从右边开始，0.1欧姆的R_负载值仅仅来自10W的耗散和1V的电源轨电压。C_死电容可以从时钟频率和功耗估计。如果我们忽略漏电流，时钟信号的每条边产生的耗散为

E = 12 cv2

由于每个时钟周期有两条边，总耗散功率变为

P = CV2ƒ

如果我们重新排列上面的方程，我们得到C_死= 10nf。

10 pH的电感和0.1 mOhm的电阻表示硅上电网的电阻和电感。

图3:端到端POL PDN的一维框图，带有1V/10W/1GHz核心轨的典型数字。

散装电容器，陶瓷电容器和封装电容器代表单个电容器，但在许多设计中，我们在每个类别中都有多个部件;中的值图3表示多个棋子的累积结果。图4显示作为独立电容器的四个电容器组的阻抗，没有它们的相互作用。注意，实际值可能在很大程度上取决于设计的性质。我们可以计算出每组电容的电容值和电感值的串联谐振频率。表1显示了根据SPICE模拟中使用的参数计算出的串联谐振频率(SRF)值。

表1:C-R-L等效值和计算出的每个电容器组的SRF。

我们可以按照这些值图4并且可以识别频率范围，根据普遍的看法，这些电容器可以有效地提供充电。例如，陶瓷电容器组的1.6 MHz SRF表明，这些电容器可能无法提供比一微秒快得多的充电。

图4:图3电路中四个电容器组的阻抗。横轴为频率，纵轴为阻抗幅值，单位为欧姆。

在我们看时域结果之前，我们还应该看一下整个PDN的阻抗图。图5显示了模拟的横跨C的阻抗大小_死。我们看到三个共振峰;这些对应于电容器组之间的相互共振。例如，峰值为0.1欧姆的200 MHz峰值是由封装电感和封装电容产生的模封装谐振。

图5:PDN的阻抗幅值如图3所示，如图C所示_死。

如果我们取一个非常快的电流边，代表硅的突然电流需求，由四个电容器组提供的模拟瞬态电流如图所示图6。请注意，为了显示这些电容器工作的几个数量级的频率范围，水平时间标度是对数的。蓝色的轨迹是激励电流:我们假设最大持续电流的50%是上升时间为200ps的阶跃幅度。

图6:响应5A 200ps电流阶跃时PDN电容器中的瞬态电流。

黑色的走线显示了电容中的电流。在大约10ns的时间内，它携带所有的初始瞬态，之后它的电流减小。我们可以注意到，在几百皮秒的时间窗口中，只有晶片电容提供电流:串联电感阻止了其他电容的参与。在初始电流步骤后大约半纳秒，封装和板陶瓷电容器开始提供电流。封装电容器的电流在100ns后消失，板陶瓷电容器持续提供电流约3微秒。最后，散装电容器进入大约100纳秒，并提供大约一毫秒的电流。一毫秒后，直流电源携带电流。

结论

的阻抗图图5这表明，当我们考虑整个电源分配组件链时，反谐振可以沿着这条路建立起来，并且电流波形为图6告诉我们电容器也可以提供瞬态电流远高于其串联谐振频率。正如我们之前总结的，只要我们用线性元素对PDN建模，时域和频域描述就会携带等效的信息。

引用:

[1]张建军，张建军，张建军，“基于CMOS技术的配电系统设计方法研究”，电子工程学报，vol. 22, no. 1。3，第284-291页，1999年8月。

[2]陈志强，“微处理器配电系统的非周期谐振激励与反脉冲技术”，中国电机工程学报(ei)， 2002, p. 175。

[3]“基于时域和频域性能的旁路电容选择”，电子学报(英文版)配电网方式的比较＂

[4]”最坏情况下PDN噪声的系统估计:目标阻抗和异常波《QuietPower》专栏，2015年，可在

[5]”如何设计最坏情况下的PDN ?“QuietPower”专栏，2015年

[6]”无源元件动态模型;《QuietPower》专栏，2016年