sigity OptimizePI技术

为了确保您在系统和组件级别获得高性能，同时节省15%至50%的去耦电容器(decap)成本，Cadence^®Sigrity™OptimizePI™技术可对电路板和IC封装进行完整的交流频率分析。

它支持布局前和布局后的研究，可以快速确定最佳的封装选择和放置位置，以尽可能低的成本满足您的电力输送网络(PDN)需求。

https://www.cadence.com/content/cadence-www/global/en_US/home/tools/ic-package-design-and-analysis/si-pi-analysis-point-tools/sigrity-optimizepi-technology.html