精确执行系统级功率完整性分析的改进方法，包括ASIC芯片
当涉及到电源完整性时，基于asic的现代系统不能再根据经验规则设计。传统的评估集成电路芯片功率完整性的方法通常缺乏足够的准确性。系统级配电网络(PDN)分析的关键要素是芯片模具模型，这需要专门的电子设计自动化(EDA)工具来创建。
这些EDA工具通常使用基于矢量或无矢量的动态电流轮廓来创建芯片模型。基于矢量的芯片模型解决方案很难创建，通常不涵盖完整的ASIC芯片用例。此外，为模具、基板和PCB创建的模型的好处有多种可能的配置，如集总、分布式、环形和部分。
在这里，我们解释了一个使用集总环模型的工作流程，以提高效率，同时实现准确性，并降低给定系统PDN的总体风险。我们还提供了一种改进的方法来确定衬底上模凸点处的电压纹波是否违反了ASIC的定义规范和/或显示了一种评估整个系统的PDN目标阻抗的方法。
背景
电源完整性对所有新电子产品的成败起着重要作用。功率是现代半导体和系统的主要瓶颈。正如摩尔定律所预测的那样，在过去20年里，晶体管的规模已经达到了在一个集成电路中集成数十亿个晶体管的程度。
随着每一代ASIC的发展，节点几何尺寸不断减小，导致栅极电容降低，从而降低了功率。然而，这也为额外的晶体管创造了更多的可用区域，这总体上导致功率增加[1]。此外，金属厚度和凸距限制了金属互连走线的载流能力。由于在更快的边缘速率下增加电流密度和降低电压水平，全面的噪声管理是必要的。然而，管理这些限制是一个挑战，需要详细的评估和优化。
传统的工业方法用于评估基片上ASIC芯片的功率完整性，通常缺乏足够的准确性。这些方法中许多都涉及到对ASIC特性的经验法则估计，这些特性不能有效地捕捉到晶片在基板上的正确操作。
对复杂ASIC进行适当的功率完整性分析必须包括整个PDN，包括稳压模块(VRM)、印刷电路板(PCB)、封装基板、模具以及封装和PCB上的去耦电容器之间的相互作用。不考虑所有噪声源和所有操作状态的分析可能会错过影响整个PDN的重要相互作用。对于VRM和板，已经证明了重要的前期工作，但是基片和模具建模需要额外的工具和方法，这是本文的重点。
今天的ASIC设计有数千个具有多个功率域的凸点，需要在系统级使用EDA工具进行耗时的分析。系统级PDN分析的关键要素是芯片模具模型，这需要专门的EDA工具来创建。这些模具建模解决方案可以提供基于矢量或无矢量动态功率分析的瞬时电流分布的芯片模型。
生成基于矢量的芯片模型存在多个挑战，这些模型并不总是覆盖完整的ASIC芯片电流剖面。模具、基板和PCB系统模型有多种可能的配置，如集中、分布式、环形和部分。
这篇论文使用集总和环模型提供无矢量电流剖面分析，而不是使用分布式部分模型分析。该分析显示了提高效率和准确性的好处，同时降低了给定系统PDN的总体风险。最后，本文展示了对基片上定制专用集成电路测量相关性的仿真，以及系统级电压纹波测量。
该论文在2022年设计展上发表。在这里下载完整的PDF文件．
参考文献
[1] Swaminathan, m.s.， & Engin, a.e.(2008)。半导体和系统的电源完整性建模和设计．普伦蒂斯霍尔。
