www.lambexpress.com/articles/2630 designcon - 2022 ddr4 - 3200 -基于fpga的系统——插入器-权力意识到- si -模拟- -测量相关性

基于DDR4-3200 FPGA的插接功率感知SI测量相关仿真系统

2022年7月5日

联合电子设备工程委员会(JEDEC)标准将DDR4的最大速度定义为每秒3200兆传输(MT/s)，尽管第一个DDR4-3200现场可编程门阵列(FPGA)内存控制器刚刚以这种速度与一个无缓冲(或未注册)双内联内存模块(UDIMM)接口可用。在仿真中有效地建模具有同步切换输出(SSO)的DDR4-3200通道，进一步挑战是确保在超低1E-16误码率下实现大开眼界的DQ符合规范。

由于DDR4-3200边缘速率小于100 ps，对信号完整性工程师来说，建模高速并行总线存储器接口已成为一个挑战，而当只研究带有注入抖动的SI模型时，跨多个板建模更具挑战性。更重要的是，为了确保更高的建模保真度，PDN和VRM必须看到SSO/SSN在DDR4系统中造成噪声的影响。通过在系统模型中包含这些其他组件，可以实现功耗感知SI仿真。

问题是，功率感知SI仿真模型对首批DDR4-3200 FPGA内存控制器之一的DDR4-3200的测量有多准确?我们如何在模拟中解释测量探针加载模型?相声如何影响DDR4-3200?我们如何有效地建模，并将功耗感知SI模型与测量相关联?这项工作的目的是使用首批DDR4-3200 FPGA内存控制器之一，Xilinx Versal接口到UDIMM，以展示一种将信号完整性模拟精确关联到测量的方法。使用相关模型是确保满足电压和时序规范的关键。除了端到端系统级分析外，所有设计参数都将通过直接测量进行验证。将分享一个模型相关过程，以突出这些测量的最佳实践。

这项研究工作结合了使用Keysight ADS的功率感知SI模拟和来自罗德与施瓦茨测试设备的测量，以及来自EyeKnowHow的DDR4插入器，以展示如何在DDR4-3200开发周期中提高设计裕度，同时，研究SSN对DDR4-3200功率感知SI模型的影响。

它还分析了功耗感知模拟和测量，以验证首批DDR4-3200 FPGA内存控制器之一的设计性能，同时验证该设计的电气性能符合JEDEC规范。这些功耗感知模拟将研究SSN/SSO的影响，同时消除测量过程中探针加载和去除插入物的影响。

此外，本文还研究了供应商模型、从3D现场求解器中提取的EM模型和IBIS模型，并展示了正确模拟这些模型的注意事项，最后给出了相同模拟DDR4-3200模型的实际测量相关性。

该论文在2022年设计展上发表。在这里下载完整的PDF文件．

Benjamin Dannan是一名技术人员和经验丰富的信号和电源完整性(SI/PI)设计工程师，在诺斯罗普·格鲁曼公司推进高性能ASIC和FPGA设计。他是Keysight ADS认证专家，精通高速仿真解决方案和多个3D EM解决方案。他精通多种测试和测量解决方案，包括示波器、矢量网络分析仪(VNA)、时域反射计(TDRs)、函数发生器和EMC实验室测试设备。

他是IEEE的高级成员，也是DesignCon TPC的成员，拥有多方面的背景，包括广泛的专业工程和军事经验。他多年的工程经验包括设计、开发和推出生产产品，包括asic、雷达、全自动机器人平台、泛倾斜变焦(PTZ)摄像机视频系统和地面战斗车辆。他是信号和电源完整性概念、高速电路和多层PCB设计方面的专家，并拥有多年的EMC产品开发和认证经验，以支持全球产品发布。此外，他在Chip-Package-PCB-VRM电源传输网络(PDN)原理方面拥有丰富的经验。

本杰明拥有网络安全认证，普渡大学学士学位，宾夕法尼亚州立大学电气工程工程硕士学位，并从美国空军本科作战系统军官培训学校毕业，获得航空评级。本杰明是一名训练有素的美国空军电子战军官，曾在阿富汗和伊拉克部署EC-130J Solo突击队，共执行47次战斗任务，同时也是一名训练有素的美国空军网络作战军官。此外，他还与人合著了多篇同行评审的期刊出版物，并获得了著名的DesignCon 2020最佳论文奖，该奖项授予半导体和电子设计领域的领先从业者。

Keysight

Hermann Ruckerbauer， 'EKH - EyeKnowHow'的所有者，在高速测量和模拟特别是DRAM相关接口方面拥有超过20年的经验。EyeKnowHow为行业提供各种高速串行接口的咨询、仿真、测量和培训。Hermann Ruckerbauer是Keysight的“认证工程师”，因为他在Keysight ADS仿真环境工作的经验。从雷根斯堡应用科学大学获得微系统技术学士学位后，他在西门子/英飞凌从事几代存储器的设计分析和应用测试。在成立自己的公司之前，他的最新活动是在JEDEC内部为奇梦达定义DDR4信号标准。具有DRAM内部功能，系统应用需求和高速信号的背景，他支持任何类型的高速接口实现(例如10G以太网，PCIe, SATA, USB， ..)，重点是内存标准。他拥有多项专利，2005年因DDR存储设备中的“温度依赖自刷新”专利而被英飞凌授予“杰出单一专利”类别。

HeeSoo Lee是Keysight Technologies公司PathWave软件解决方案(PSS)小组的DDR/SerDes产品负责人和应用开发硕士科学家。自1989年以来，他曾在Keysight/Agilent/Hewlett-Packard担任多个不同职位，包括咨询业务经理、技术营销主管和现场应用工程师。此前，他曾在dayung Ind. Inc.担任RF/MW电路设计工程师。他在射频、微波和高速数字设计方面拥有超过30年的设计和仿真经验。他毕业于韩国韩国航空大学，获得BSEE学位。