用TDR测量微带体介电常数(Dk)

大多数现代电路设计都依赖于逻辑接收器上精确的逻辑信号。这种保证是基于信号路径阻抗的仔细设计，包括印刷电路板(PCB)传输线，互连，过孔和电缆。

如果您基于PCB堆叠设计了受控阻抗传输线，您如何知道PCB制造公司或其他供应商是否构建了您的堆叠以满足您的受控阻抗规范?事实上，我们已经发现，即使在与各种层压板制造商讨论后，供应商数据表中指定的大多数介电常数都具有不确定性，具有很大的可变性。这就呼吁人们采取行动来测量这些材料，以使其正确。

TDR如何工作

时域反射计(TDR)测量信号通过某种传输环境(如电路板迹线、电缆、连接器等)时产生的反射。由于TDR使用示波器测量电压反射剖面，因此该剖面可以转换为允许测量传输线的特性阻抗和传播延迟的阻抗剖面。TDR是一个很好的工具，可以用来确定供应商的堆栈，例如确定介电常数(D_k)阻抗变化。

信号路径长度、信号传播时间、介电常数(D_k)都是相关的。如果我们知道这三个中的任何两个，我们可以用TDR来解出第三个。记住距离等于速度乘以时间。如果我们使用的是确定的结构，其中我们知道传输线的物理长度，那么我们就可以测量传播时间并计算介电常数。

首先，了解信号如何在介质中传播是很重要的。首先，让我们重申真空中光速的定义，它是(1)所示的常数。这也是信号在真空中传播的速度。

由(1)，我们可以计算相速度(V_p信号在有损耗介质中传输的速度，有时用以下方法表示传播速度:

由EQ(2)可推导出信号的走时，定义为:

TDR测量信号的反射，因此信号必须通过信号路径进行往返。为了确定传输线的物理长度，我们将单程行程除以2。如EQ(4)所示。

求解D的EQ(4)_k，得到EQ(5)，可用于计算有效D_k．TDR用于测量信号在已知距离上的往返旅行。如图1所示，被测设备(DUT)上的一个信号路径(t5 - tp6)包括两个相距恰好3英寸的“标记”，如丝印上所示。

图1 - J2154A 12GHz差分TDR中包含的Picotest TDR演示板的描述。

简单回顾一下，传输线或波导由麦克斯韦方程定义的E场和H场组成。对于由两个或多个导体组成的传输线，其传播模式为横向电磁波(TEM)。其特点是场的形式类似于齐次区域[2]中的平面波。这是很重要的，因为TEM波传播是PCB技术中最常见的;然而，还有其他的波[3]。

微带由两个导体组成，其几何结构如图2所示。宽度为(w)打印在厚度规定的层压板上(h)．参考图2和[2]中定义，如果介电常数(Ɛ ._r) = 1时，将出现均匀介质(空气)中的双导体溶液。这将构成具有相速度的瞬变电磁法传输线

然而，在微带中，信号所看到的介电常数并不是层压板的体积值。与带状线不同，微带不包含在均匀的电介质区域内的事实使事情复杂化。微带传输线的精确场构成了横向磁-横向电(TM-TE)混合波，需要更先进的技术来分析[2]。为了理解这一点，我们需要考虑微带的电场(E)和磁场(H)是如何存在于非均匀电介质中的。图2描述了这一点。

图2微带线的几何形状和微带E和H场线的描绘。

对于更实际的应用，如[2]所示，可以使用近似的介电常数。在这种情况下，信号看到一个有效介电常数(有效介电常数Ɛ_eff)，由EQ(6)所示的近似表示。

层压板的Dkeff模拟

图1所示的Picotest TDR演示板是采用Rogers RO4003C的两层PCB，在10GHz[4]时，典型的Dk为3.38+/-0.05。由于演示板使用8mil厚度的层压板，公布的体积Dk为3.803。罗杰斯公司在使用他们的MWI计算器时也将发布的bulk Dk称为Design Dk。根据罗杰斯，Design Dk没有公差，因为它取决于厚度、铜类型或表面粗糙度、频率和一些PCB制造公差。TDR演示板的指定PCB堆叠如图3所示，图1所示标记为TP5的3英寸走线的指定走线宽度为14.9 mils。

TDR演示板，如图7和8所示，被剖开以确定准确的制造尺寸。截面结果如下图4所示。参考图3,PCB为2层，通常由0.203 mm厚的RO4003C层压板和0.6 mm厚的FR-4衬底组成，以获得更好的刚度，并有助于防止PCB卷曲。报告的PCB实际总厚度为0.741 mm，比指定的总堆叠厚度薄62 um。遗憾的是，从报告的截面来看，我们不能确定RO4003C材料层板、FR-4材料层板的实际制造厚度，也不能确定层板厚度的变异性。但是，我们知道RO4003C的制造公差为8mil +/- 1mil (0.20 mm +/- 0.03 mm)[5]。这些公布的制造公差允许层压材料厚度有12%的变化。

图4 - TDR演示板截面信息。

如图5所示，使用Keysight PathWave ADS的受控阻抗线设计器(CILD)[6]内的2D求解器模拟PCB的有效Dk, ADS的结果显示有效介电常数为Dk_eff= 2.869。

图5 - Keysight PathWave ADS控制阻抗线设计器。

使用Rogers在线点灯计算器作为辅助检查，并输入相同的参数，如图6[7]所示。Rogers MWI计算器的结果是Dk_eff= 2.8255，与PathWave ADS受控阻抗线设计器的2.869结果相差不到1.5%。

如图所示，我们使用ADS和MWI计算器计算有效Dk的结果基本相同，因此我们对结果有很高的信心。然而，根据PCB设计中信号传输的频率，这些值可能会或可能不会提供足够的保证，以严格控制阻抗。这背后的原因是设计Dk没有公差，因为它取决于厚度、铜类型或表面粗糙度以及PCB制造公差[8]。

图6 - Rogers MWI计算器结果的Picotest演示板。

用TDR测量层压板的Dkeff

与Dk的预期结果_eff定义后，让我们测量TDR演示板上的3英寸迹线，以便与模拟结果进行比较。

对于这次测量，我们使用Picotest J2154A TDR与泰克MSO68B示波器，Picotest P2105A, 16.5 GHz带宽，40mil pitch TDR探头与DUT联系。

在进一步讨论之前，让我们首先讨论如何确定TDR的分辨率限制。在IPC-TM-650 2.5.5.7[9]中，TDR分辨率限制定义为总系统上升时间和传播速度的函数。

地点:

tr_sys= TDR系统上升时间或下降时间，10% ~ 90%

V_p=信号传播速度

在此测量设置中，示波器、探头和TDR转换时间会影响信号测量的上升时间和下降时间。因此，示波器、探头和TDR必须作为一个系统来考虑，以达到真正的系统上升时间。为了确定系统总上升时间，我们可以计算EQ(8)所示的平方和。

每个组件的上升时间信息可以在各自的数据表中找到。对于J2154A TDR, tr_{热带病研究和培训特别规划}= 30 ps。对于MSO68B, tr_范围= 40 ps。对于P2105A (16.5 GHz) TDR探头，tr_探针= 21.21 ps，因此由EQ(8)， tr_sys是

分辨率与脉冲边缘和传播速度有关。传播发生在有效的Dk (D_keff)．因此，参考EQ(2)和EQ(9)，分辨率限制为J2154A TDR，与MSO68B，使用P2105A TDR探头，与D_keff= 2.82，由图6中的留言灯结果计算得到:

这个分辨率限制告诉我们，使用这个TDR系统，我们可以将结构之间的最小距离解析为足够保真的电气长度。换句话说，如果TDR系统上升时间不够快，靠近的两个不连续点可能会重叠，从而难以区分传输线[10]上的结构。由于演示板上的两个铜迹线标记在演示板迹线上的位置恰好相距3英寸(3000密耳)，因此我们知道使用这个TDR测量设置可以获得足够的分辨率。

这些铜标记中的每一个都是电容性的，因为它们比信号轨迹更宽。每个标记的结果是阻抗倾角。由于我们知道标记的准确分离，我们可以测量阻抗下降之间的往返时间，以获得精确的信号传播时间。

如图7和8中的设置以及图9中捕获的结果所示，测量两个标记之间测量的往返时间为883.066 ps。MSO68B上的Delta-time测量精度(DTA)参考[11]为327.78 fs。这使得测量的总误差小于0.04%。在我们的测量设置中，信号轨迹、数学函数和游标提取都是平均的，大大提高了精度。没有校准，50 Ω端口阻抗的公差是主要误差。测量频率、优惠券长度和测量位置也由IPC-TM-650 2.5.5.7[9]定义。

图7 -使用Picotest P2105A TDR探头和J2154A Differential PerfectPulse®TDR以及泰克MSO68B示波器对3000 mil迹线的TDR测量设置。

图8 - TDR测量设置，使用演示板TP5迹线和P2105A TDR探头。

图9 - P2105A探头对演示板TP5 Trace的TDR测量。

如图10所示，通过测量传输上20% ~ 80%点之间的平均阻抗，得到TP5-TP6迹线的平均阻抗为51.54Ω。用于计算该阻抗结果的方法已经详细介绍了。然而，需要注意的是，该测量设置使用了数学函数，其中包括对信号迹线和游标提取的平均，这极大地提高了测量信噪比(SNR)，从而提高了有效比特数(ENOB)和分辨率。

图10所示的实测阻抗值仅比ADS计算的值(如图5所示)低0.7%，比Rogers MWI计算器提供的阻抗值(如图6所示)低0.5%。

图10 -用P2105A探头测量演示板TP5 Trace的TDR阻抗。

参照EQ(5)，用P2105A探头测量图8的结果，可以计算出演示板的D_keff是:如果你还记得，D_keffEQ(11)显示的值与我们使用ADS工具模拟的值在5.1%以内，与使用Rogers MWI计算器计算的值在6.74%以内。再次指出了这样一个事实，即体介电常数的指定值包括不确定性，不确定性根据铜厚度、粗糙度、层压板厚度变化和PCB制造公差而变化。请记住，模拟器是理想的计算，不包含与真实世界测量相同的噪声。如果在ADS模拟中加入铜的粗糙度，可以进一步提高ADS与测量之间的相关性。此外，如前所述，RO4003C层压板厚度可以允许高达12%的厚度变化。

由于我们测量的是微带，EQ(11)显示的结果是有效的而不是RO4003C体介电常数。这个结果是体介电常数和空气中电场线的贡献与D结合的结果_k= 1，如图2所示。为了比较罗杰斯RO4003C数据表上8密尔层压板厚度的实际情况与我们的模拟结果，我们需要计算体积D_k．

我们可以用[10]的方法来近似体介电常数，如EQ(12)和EQ(13)所示。其中EQ(12)计算修正因子(一个)，使用跟踪宽度(w)和介电厚度(h)．

图1和图3中所示的演示板具有14.9 mil的指定迹线宽度(w)和指定的介电厚度(h) 8密耳。由EQ(12)， a = 0.366。

利用修正因子，可以用EQ(13)计算体介电:

根据EQ(12)、EQ(13)和EQ(11)的结果，可求解体介电常数D_k基于EQ(14)所示的TDR测量。

EQ(14)显示的总体Dk结果在Rogers Design Dk指定值3.803的3.9%以内。

Rogers R04003C数据表，对于典型的Dk值3.38，指定最大Dk公差为1.47% (Dk +/-0.05)。假设此公差对本体Dk是有效的，然后让我们假设我们的层压板处于指定公差的高端。如果我们将最大公差箱层压值(3.86)与我们的实测值(3.95)进行比较，那么我们的结果在Rogers Design Dk的2.36%以内。剩余的误差可能是由于制造公差造成的，这是由于轻微不同的压制层压板厚度、铜粗糙度和材料层压板表征测试方法造成的。

让我们快速讨论一下为什么罗杰斯散装设计Dk可能比我们的测量结果低。对于像罗杰斯这样的层压板供应商来说，使用符合IPC-TM-650 2.5.5.5标准的夹钳带状线谐振器测试来进行材料表征[12]是非常常见的。事实上，R04003C数据表规定了这种层压板表征的测试方法。然而，当使用这种测试方法时，有时困住的空气会导致测试报告较低的Dk。

表1提供了讨论结果的摘要，包括单位长度的时间延迟(T_{D /英寸})，可参考EQ(3)计算。

如表1所示，阻抗的最大delta为0.5%，这发生在我们的测量和罗杰斯MWI计算器之间。在测量的T之间有一个3%的delta_{D /英寸}价值和罗杰斯MWI T_{D /英寸}数值与模拟ADS T之间的0.8% delta值_{D /英寸}价值和罗杰斯MWI T_{D /英寸}价值。然而，由于ADS模拟基于相同的Rogers Design Dk值作为输入，因此可以预期这些值彼此一致。

表1罗杰斯RO4003C Dkeff设计Dk、模拟值和实测值摘要

	Dkeff	三角洲Dkeff来自Rogers MWI Result	阻抗(Ω)	来自Rogers MWI结果的Delta阻抗	TD /英寸	罗杰斯MWI T呼叫德尔塔D /英寸结果
Rogers MWI模拟值	2.8255	N/A	51.80	N/A	141.73 ps /	N/A
ADS模拟值	2.869	1.54%	51.91	0.21%	142.82 ps /	0.8%
测量值	3.016	6.74%	51.54	0.5%	146.43 ps /	3％

最后，为了理解是什么导致了我们的测量值和Rogers Design Dk之间的大部分误差，我们使用测量的bulk Dk = 3.95作为ADS模拟器的输入。参考图11，通过改变RO4003C层压板厚度，我们发现在供应商指定公差允许的最小RO4003C层压板厚度(7 mil)处，ADS模拟能够提供D_keff= 3.00063，与我们测量的D相差0.5%以内_keff= 3.016。正如我们之前讨论过的，不幸的是，从报告的PCB截面中，我们无法确定实际制造的RO4003C层压板厚度。

图11 - Keysight PathWave ADS控制阻抗线设计器，7 mil厚度材料层压板和测量体积Dk。

最后，我们有一个样品的50个TDR演示板测试制造商。参考图12，第一行是迹线1阻抗，在50个演示板中的5个上测量。第二行是微分共面迹线的测量，值为50Ω单端和100Ω微分。有趣的是，5的差值是50Ω测量值为+/-4.86%，差分迹的扩散为2.8%。在15密耳时，痕迹不是特别窄，所以我们怀疑这主要是材料的公差。它只是一个双面层压板。微分轨迹的较小变化表明这是随机公差。两个人并排50Ω痕迹，如果它们有随机公差，将比单个痕迹好一个平方根2的因子，这似乎表明。

当然，这个测试数据是50个生产板中的5个随机抽样的一个痕迹。我们测量了本文中50个随机板中的一个，因此使用双面标准差来推断预期公差，4.9%似乎相当合理，而且很可能主要由层叠板决定。

所有这些都进一步强调了层压板数据表的不确定性和使用测量来进一步提高设计中的保真度的重要性。

图12 - 5个Picotest TDR演示板的PCB制造商阻抗测试报告。

为了总结我们的分析，需要注意的是，TDR演示板没有使用阻焊板。当在微带上涂上阻焊膜时，结果将进一步受到影响，因为场线将穿过电介质、空气和阻焊膜。此外，阻焊膜会增加介质损耗。

结论

如前所述，由于在TDR演示板上测量的迹线是微带，EQ(11)所示的结果不代表体介电常数。然而，EQ(14)所示的结果确实代表了体介电常数的近似值，这表明与Rogers RO4003C的数据表值在合理的公差范围内。如本文所示，我们可以将测得的有效介电常数转换为层合板的整体介电常数。该方法也被确认使用二维场求解器。这些方法对输电线路阻抗的仿真和测量具有良好的相关性。尽管相关性很好，但我们已经表明有许多公差会影响结果，并且5个样本测量导致4.9%的公差。具有合理置信度的双边区间要大得多。这进一步强调了用TDR等测量方法验证这些结果的重要性，并解释了更严格的公差阻抗控制会显著增加成本。

参考文献

1. 申请须知-使用J2154A和MSO68B示波器测量TDR
2. Pozar, D. M.(2012)。微波工程/ David M. Pozar，麻省大学阿默斯特分校(第四版)。威利。
3. PCB材料在高频下介电常数和损耗的实际测量
4. 罗杰斯RO4003系列高频电路材料现场
5. 罗杰斯公司RO4000系列高频电路材料
6. Keysight Pathwave ADS
7. 罗杰斯留言灯计算器
8. 第一次正确设计:了解介电常数(Dk)测试方法如何影响上市时间
9. 2.5.5.7 TDR印制板线特性阻抗测试
10. Bogatin E。信号完整性应用的传输线设计和表征实用指南．Artech House, 2020年。
11. 泰克6系列B混合信号示波器规格和性能验证(mso64b, mso66b, mso68b)
12. 试验方法手册- 2.5.5.5介电常数和损耗正切的带状线试验
13. 用小环装饰J2154A PerfectPulse®差动TDR
14. 用小环装饰P2105A - 1端口PDN传输线探头
15. 泰克MSO68B示波器
16. 用小环装饰生产电缆
17. 桑德勒。”用VNA测量平面阻抗的简单技巧”。版
18. Bogatin, E.等人。”快速和简单的介电常数测量．”信号完整性日志2020年5月。