共振测试结构:引物和信号完整性应用gydF4y2Ba

本文介绍了一类特殊的谐振结构——贝蒂标准谐振器以及其他经典谐振器。我们仔细研究了谐振比蒂标准，它的阻抗分布，损耗特性，以及它在印刷电路板材料特性提取中的应用。Beatty标准适用于32 Gbpsec的模拟要求，不仅为工程师提供了一个紧凑的结构来执行材料属性提取，而且还有助于建立一个强大的设计流程。gydF4y2Ba

物质性质提取:问题与方法gydF4y2Ba

测量值与仿真值不一致是常见的信号完整性问题。这可能是由于:gydF4y2Ba

• 不正确的模拟设置(网格划分，端口边界等)gydF4y2Ba
• 损失模型提取不当和/或EDA包中的模型存在问题gydF4y2Ba
• 测量(准确性，被动性，因果性)和去嵌入(什么是DUT?)gydF4y2Ba

在PCB设计中加入材料性能提取结构可以提高仿真结果与测量结果的相关性。gydF4y2Ba

为了系统地测量电路板走线的损耗，IPC(连接电子工业协会)开发了一套用于测量pcb损耗的标准化测试方法[1]。gydF4y2Ba

除了IPC推荐的多线测试外，业内研究人员还提出了其他类似的损耗提取技术，使用NIST多线方法[2]、参考电路板[3]和时域透反射率线(t-TRL)方法[4]。与上述方法使用多条走线提取材料特性不同，本文分析的是[5]中提出的单线串联谐振阻抗标准Beatty标准。gydF4y2Ba

为了帮助理解比蒂标准的物理原理，本文首先简要介绍了谐振传输线结构的电磁学基础知识。随着基于测量的模型(MBM)去嵌入技术的发展，我们获得了结构的局部测量结果，并将其与引物中提出的分析进行了比较。gydF4y2Ba

在MBM去嵌入技术之后是对贝蒂标准的详细介绍。本节详细介绍比蒂标准的起源、结构和电气性能。采用理想无损Beatty标准，研究了模型中各参数对阻抗分布、插入损耗和时延的影响。gydF4y2Ba

接下来的部分说明了建立在底漆基础上的材料属性提取过程。在去嵌入之后，真实的比蒂标准测量值与模拟的比蒂标准数据叠加。利用先前的知识，通过调整不同的堆叠参数，将模拟与测量相匹配，可以识别制造材料的特性并构建真实的损耗模型。gydF4y2Ba

在对所涵盖的主题进行简要总结之后，本文以技术讨论结束，讨论如何制作与通用IPC标准验证相辅相成的测试结构。我们通过详细介绍谐振标准作为正在进行的制造验证、质量控制和PCB制造基准的“超级优惠券”的应用，快速展望了材料属性提取的未来。gydF4y2Ba

传输线谐振器的理论分析gydF4y2Ba

图1所示。传输线系统的图示。gydF4y2Ba

一般来说，共振描述了系统在特定优先频率的刺激下振荡的趋势，这个定义在传输线的情况下没有什么不同。然而，在传输线的情况下，共振发生的含义更深刻一些。gydF4y2Ba

图1显示了具有源阻抗为Z的正弦波电压源的系统gydF4y2Ba_{年代gydF4y2Ba}，连接一定长度的传输线，特征阻抗为ZgydF4y2Ba_CgydF4y2Ba欧姆和负载阻抗的终止ZgydF4y2Ba_lgydF4y2Ba．在这个实验中，如果一个工程师将所有阻抗匹配在50欧姆，即ZgydF4y2Ba_CgydF4y2BaZ =gydF4y2Ba_lgydF4y2BaZ =gydF4y2Ba_{年代gydF4y2Ba}= 50，并且传输线是无损的，那么当电压波从源传播到负载时，在任何频率上都不会有反射。gydF4y2Ba

图2。输入回波损耗(SgydF4y2Ba_11gydF4y2Ba)和输出回波损耗(SgydF4y2Ba_22gydF4y2Ba)的值，在所有频率上无损和匹配的传输线都等于零。gydF4y2Ba

因此，在传输线的任何一端看到的反射系数相对于频率为零。根据S参数，我们可以期望两个S的大小gydF4y2Ba_11gydF4y2Ba和SgydF4y2Ba_22gydF4y2Ba在零;Keysight ADS的s参数仿真结果如图2所示。gydF4y2Ba

现在，在保持系统中所有阻抗相同的情况下，如果传输线不再是无损的，回波损耗曲线将如何变化?为了回答这个问题，我们将首先回顾传输线集总元件电路模型的特征阻抗表达式，即gydF4y2Ba

在哪里gydF4y2BaRgydF4y2Ba,gydF4y2BalgydF4y2Ba,gydF4y2BaGgydF4y2Ba和gydF4y2BaCgydF4y2Ba单位长度的数量定义如下:gydF4y2Ba

RgydF4y2Ba=单位长度串联电阻，单位为Ω/m。gydF4y2Ba

lgydF4y2Ba=单位长度串联电感，单位H/m。gydF4y2Ba

GgydF4y2Ba=单位长度的分流电导，S/m。gydF4y2Ba

CgydF4y2Ba=单位长度并联电容，单位为F/m。gydF4y2Ba

由于在传输线中引入了损耗，人们不能再假设gydF4y2BaRgydF4y2Ba和gydF4y2BaGgydF4y2Ba为零，得到我们熟悉的无损传输线特性阻抗结果;gydF4y2Ba．与非零gydF4y2BaRgydF4y2Ba和gydF4y2BaGgydF4y2Ba，传输线的特性阻抗现在是一个复数，它既有幅度|ZgydF4y2Ba_CgydF4y2Ba，相位，ϕ，其中gydF4y2Ba

参数ZgydF4y2Ba_C0gydF4y2Ba为无损传输线的特性阻抗，为纯实数[6]。gydF4y2Ba

任何传输线的本征损耗都会导致非零损耗gydF4y2BaRgydF4y2Ba和gydF4y2BaGgydF4y2Ba在特征阻抗的集总元模型中，使特征阻抗成为一个复量。gydF4y2Ba

考虑到损耗，预期的50欧姆传输线不再是完美的50欧姆;传输线的特性阻抗现在有一个不恰好是50欧姆的实部和一个非零的虚部;50欧姆的损耗线相对于纯50欧姆的终端是不匹配的。为了从数学上理解阻抗失配如何改变回波损耗曲线的行为，我们将从输入阻抗的表达式开始。gydF4y2Ba

图3。端接无损线的图示。gydF4y2Ba

如图3所示为端接传输线，长度为gydF4y2BalengydF4y2Ba和复传播常数γ。回想一下这种设置的输入阻抗是gydF4y2Ba

图4。50欧姆系统中51欧姆无损传输线的输入反射系数，用。周期特性由双曲正切函数决定。gydF4y2Ba

换句话说，只有当所有阻抗相同时才不会有反射:相同的复阻抗或相同的实阻抗。由于双曲正切函数的存在，系统中的任何阻抗不连续都将使回波损耗曲线失效并引入周期性行为。gydF4y2Ba

图4通过计算50欧姆系统中51欧姆无损线段的反射系数，说明了失配的影响。仔细观察图4，可以看到反射系数在gydF4y2Ba具体的gydF4y2Ba频率取决于线路的长度;这种频率偏好行为是谐振器的特征。gydF4y2Ba

图5。从输入端口看，观察线两端的反射。gydF4y2Ba

在数学上推导了不匹配传输线的谐振后，我们将采取不同的方法，从物理意义上研究传输线的谐振行为。gydF4y2Ba

只有当所有阻抗相同时才不会有反射;任何轻微的阻抗不连续都会引起回波损耗曲线的周期性变化。gydF4y2Ba

图5显示了ZgydF4y2Ba_CgydF4y2Ba与源和负载阻抗不匹配。从输入端观察(测量SgydF4y2Ba_11gydF4y2Ba)，人们会期望从线的前端(波从源阻抗过渡到不匹配的传输线)和从线的后端(波从不匹配的传输线过渡到负载阻抗)反射。gydF4y2Ba

与集总元件谐振器类似，不匹配的线路不仅可以串联，也可以并联。gydF4y2Ba

图6。左图:串联传输线谐振器的俯视图。右图:平行传输线谐振器的俯视图。gydF4y2Ba

如图6所示是两种不同的传输线配置。在串联配置中，失配线的两端连接到系统中的其他传输线上。然而，在并联情况下，错配线的一端只与系统中的传输线相连，而另一端通常是开着的。gydF4y2Ba

图7。串联谐振器的端口分配。gydF4y2Ba

如图7所示，设串联谐振器左侧的端口为输入端口1，串联谐振器右侧的端口为输出端口2。我们将从输入口发出不同频率的正弦波，并在输入口监测接收到的信号。gydF4y2Ba

由于我们知道有两个阻抗不匹配，我们可以计算在结点处的反射系数。为了不失一般性，我们将取失配线的阻抗ZgydF4y2Ba_CgydF4y2Ba，要低于50欧姆，即ZgydF4y2Ba_CgydF4y2Ba< ZgydF4y2Ba_0gydF4y2Ba．在这种情况下，前面的反射系数是gydF4y2Ba

图8。假设ZgydF4y2Ba_CgydF4y2Ba小于ZgydF4y2Ba_0gydF4y2Ba时，前面的反射系数为负，后面的反射系数为正。gydF4y2Ba

如图8所示。gydF4y2Ba

图9。反射波VgydF4y2Ba_rgydF4y2Ba，以及透射波VgydF4y2Ba_tgydF4y2Ba，是在第一次不连续时产生的。由于反射系数为负，反射波的极性发生了变化。gydF4y2Ba

在确定反射系数之后，我们将首先发送一个正弦波，其频率为不连续的长度，gydF4y2BalengydF4y2Ba，是波长的四分之一，即。gydF4y2BalengydF4y2Ba=λ/ 4。gydF4y2Ba

正弦波会传播gydF4y2Ba向前gydF4y2Ba从输入端口到第一个不连续。遇到第一次连续时，部分波以负反射系数反射，部分波继续传播gydF4y2Ba向前gydF4y2Ba，指向端口2，如图9所示。gydF4y2Ba

定义第一个反向反射的行波为VgydF4y2Ba_rgydF4y2Ba向前传播的行波为VgydF4y2Ba_tgydF4y2Ba，我们可以说，前向行波VgydF4y2Ba_tgydF4y2Ba，将遇到第二次不连续，并在四分之一周期后反射，因为不匹配线的长度是波长的四分之一。gydF4y2Ba

图10。向后移动的VgydF4y2Ba_{t_rgydF4y2Ba}遇到第一次不连续，部分传输到输入端口。gydF4y2Ba

图11。向前传播的行波在第二个不连续面被反射。然而，由于反射系数为正，反射波的极性不会改变。gydF4y2Ba

在第二个不连续点，部分VgydF4y2Ba_tgydF4y2Ba以正反射系数反射，而另一部分继续向端口2前进。这个电压波VgydF4y2Ba_{t_r,gydF4y2Ba}如图11所示。gydF4y2Ba

不连续的电长度有助于波经历的延迟。随着频率的增加，固定长度线路的电长度也会增加。gydF4y2Ba

用定义的反向传播反射VgydF4y2Ba_tgydF4y2Ba随着VgydF4y2Ba_{t_rgydF4y2Ba}，我们就说它需要VgydF4y2Ba_{t_rgydF4y2Ba}再过四分之一周期到达第一个不连续点。到达第一个不连续点，VgydF4y2Ba_{t_rgydF4y2Ba}会再次被反射和传播。因为我们感兴趣的是进入输入端口的是什么，所以我们将关注传输的VgydF4y2Ba_{t_rgydF4y2Ba}，如图10所示。gydF4y2Ba

图12。输入端口的两个波建设性地相加并产生峰值电压。gydF4y2Ba

到目前为止，在输入端，我们有两个波，也就是VgydF4y2Ba_rgydF4y2Ba和VgydF4y2Ba_{t_r_tgydF4y2Ba}．由于第一次不连续处的负反射和往返半周期的延迟，两波相相并建设性地相互叠加，在输入端口处产生峰值电压，如图12所示。gydF4y2Ba

这个峰值电压也对应于第一个不连续输入阻抗和系统阻抗之间的最大不匹配。gydF4y2Ba

由于当不连续长度为四分之一波长时，在输入端观察到最大反射电压，因此回波损耗SgydF4y2Ba_11gydF4y2Ba，也达到了最大值。波的相长干涉发生的时间只要VgydF4y2Ba_{t_r_tgydF4y2Ba}到达输入端口时延迟半个周期。将每个周期的时间表示为TgydF4y2Ba_pgydF4y2Ba，我们写道:gydF4y2Ba

当错配线的电长度在不同频率下满足时，SgydF4y2Ba_11gydF4y2Ba如输入反射计算中所示，周期性地达到峰值。gydF4y2Ba

已经通过波的反射找到了回波损失曲线中峰值的物理原因，人们也应该能够解释山谷的原因。我们将从图12所示的两个波开始，而不是仔细跟踪每个反射以了解谷的原因。gydF4y2Ba

图13。如果到达第一个不连续点的波被延迟了整整一个周期。两个波的和是最小值。gydF4y2Ba

我们观察到，如果第二波VgydF4y2Ba_{t_r_tgydF4y2Ba}，延迟恰好一个周期，则原来的相消干涉变为相消干涉，见图13。gydF4y2Ba

因此，在输入端具有最小电压和最小回波损耗的条件是gydF4y2Ba

对于串联谐振器，当不连续的电长度为波长的四分之一时，观察到最大的回波损耗。如果不连续是半个波长，则观察到最小的回波损耗。gydF4y2Ba

表示当不连续的电长度是半个波长的倍数时，在输入端口接收到一个最小电压，在回波损耗曲线上给出最小的谷值。gydF4y2Ba

图14。左边是输入端口，右边是输出端口的并联谐振器的图示。gydF4y2Ba

图14演示了并行谐振器分析的设置。同样，设并联谐振器左边的端口为输入端口1，并联谐振器右边的端口为输出端口2。我们将监控输入端口，同时用正弦波激励结构。gydF4y2Ba

看第一个反射波VgydF4y2Ba_rgydF4y2Ba，对开根并联谐振器的分析与对串联谐振器的分析没有太大的不同。当波沿着阻抗为Z的线传播时gydF4y2Ba_0gydF4y2Ba，到达三条传输线交汇的t型接头。gydF4y2Ba

看第一个反射波VgydF4y2Ba_rgydF4y2Ba，对开根并联谐振器的分析与对串联谐振器的分析没有太大的不同。当波沿着阻抗为Z的线传播时gydF4y2Ba_0gydF4y2Ba，到达三条传输线交汇的t型接头。gydF4y2Ba

图15。波看到的第一个不连续面宽度大于Z的迹宽gydF4y2Ba_0.gydF4y2Ba反射系数为负。gydF4y2Ba

从波的角度来看，它首先看到的是形成Z的恒定迹宽gydF4y2Ba_0gydF4y2Ba但是在交界处，它看到两个Z的组合gydF4y2Ba_CgydF4y2Ba和ZgydF4y2Ba_0gydF4y2Ba，走线宽度大于ZgydF4y2Ba_0gydF4y2Ba一个人。gydF4y2Ba

正弦波在t结处看到的较大宽度与Z相比转化为较低的阻抗gydF4y2Ba_0gydF4y2Ba，导致反射系数为负，如图15所示。gydF4y2Ba

图16。入射波在t型路口分裂，并沿两条路径传播。Z轴的波gydF4y2Ba_CgydF4y2Ba路径然后到达一个开放的末梢的存根和反射。gydF4y2Ba

在交界处，发射的正弦波分成两段，沿两条路径传播:ZgydF4y2Ba_0gydF4y2Ba路径和ZgydF4y2Ba_CgydF4y2Ba路径。当波向下传播到Z的末端gydF4y2Ba_CgydF4y2Ba路径时，它看到一个具有正反射系数的开路并反射，如图16所示。gydF4y2Ba

图17。被开口反射的波返回到t形交叉点并分裂成两个波。一个向输出端口移动，另一个向输入端口移动。gydF4y2Ba

我们将表示首先通过Z末端的开口传播和反射的波gydF4y2Ba_CgydF4y2Ba分支为VgydF4y2Ba_{t_rgydF4y2Ba}．被敞开的反射，VgydF4y2Ba_{t_rgydF4y2Ba}开始向丁字路口返回。尽管VgydF4y2Ba_{t_rgydF4y2Ba}在t型结处反射并传输回来，我们将注意力集中在传播回输入端口的透射波上，即VgydF4y2Ba_{t_r_tgydF4y2Ba}，参见图17。gydF4y2Ba

因为波的速度是有限的，VgydF4y2Ba_{t_r_tgydF4y2Ba}只会在一段时间延迟后到达输入端口，这取决于存根的长度。输入端口的情况与串联谐振器的情况相同。gydF4y2Ba

当不连续的电长度(在这种情况下是短段)是波的四分之一时，VgydF4y2Ba_{t_r_tgydF4y2Ba}延迟了半个周期，因此产生建设性干涉，观察到最大的回波损耗。另一方面，当短段的电长度为波长的一半时，VgydF4y2Ba_{t_r_tgydF4y2Ba}延迟了整整一段时间，因此会发生相消干扰，并观察到最小的回波损耗。gydF4y2Ba

图18。Wild River Technology CMP-28平台上两个谐振器的位置。gydF4y2Ba

图19所示。在Wild River Technology CMP-28平台上测量的系列谐振器。gydF4y2Ba

在撰写本文时，Wild River Technology上有串联结构和谐振结构[7];因此，我们不再设计和制造新的电路板，而是将研究来自Wild River Technology Channel Modeling Platform (CMP-28)的串联和并联谐振器结构的测量，如图18所示。gydF4y2Ba

图20。CMP-28平台上待测结构示意图。gydF4y2Ba

要测量的结构(被测设备，DUT)如图19所示。串联谐振器本身是一段1英寸的25欧姆线，两端是1 / 4英寸的50欧姆线，如图20所示。gydF4y2Ba

图21。我们的测量是两个夹具和被测设备的组合。gydF4y2Ba

比较图19和图20，我们发现我们的测量是DUT/夹具组合的复合测量，如图21所示。尽管任何测量的目标都是以最小的努力和伪影提取被测设备的s参数的准确值，但很少有被测设备直接连接到仪器的校准平面的情况。为了专门检查DUT，需要隔离夹具的性能，并使用去嵌入技术从测量中“移除”夹具[8]。gydF4y2Ba

有许多技术可用于执行去嵌入，但并非所有技术都提供缩放灵活性[9][10]。为了能够对夹具长度进行微调并获得良好的模型，实现了可扩展的基于测量的模型(MBM)技术。gydF4y2Ba

图22。一个2x - through时域阻抗。gydF4y2Ba

通常，测量包含夹具a和夹具B的2x - through结构。导入测量数据后，利用EDA设计工具对电路进行建模，生成基于测量的夹具通道s参数模型。最后，对夹具的s参数模型进行分岔，并将其置于相应的去嵌入电路元件中，便于软件进行去嵌入计算。gydF4y2Ba

在MBM去嵌入过程之后，我们首先检查时域内的2X-thru测量，以了解如图23所示的夹具的阻抗概况。gydF4y2Ba

在建模阶段，假设夹具A和B是相同的，并放置适当阻抗的传输线段以匹配测量剖面。为了获得夹具损耗性能的良好相关性，在匹配过程中还考虑了频域响应。gydF4y2Ba

图23。2X-Thru的夹具模型。gydF4y2Ba

经过反复匹配，在Keysight ADS中生成由多段传输线组成的夹具电路模型，如图23所示。gydF4y2Ba

图24。相关图，还有更多的文字。gydF4y2Ba

如图24所示是夹具模型的阻抗分布图和频域响应。最大阻抗差在测量阻抗曲线的2%以内，而电路模型的插入损耗在测量至38GHz时在1db以内。在38GHz之后，引入了连接器的高阶模式，不能用简单的传输线截面来建模[11]。gydF4y2Ba

为了完成MBM去嵌入过程，夹具模型的s参数被放置在包含谐振器测量的原理图中的2端口去嵌入块中，如图26所示。矩阵变换由s参数去嵌入块发起，这使得必要的计算能够在数学上移除测量中的夹具[12]。gydF4y2Ba

图25。Keysight ADS中的去嵌入块。gydF4y2Ba

利用上一节的知识，我们可以快速估计回波损失达到峰值的频率。由此可知，当不连续的电长度为四分之一波长时，回波损耗的第一个峰值出现，对应的物理长度为1英寸。gydF4y2Ba

知道波长的四分之一是1英寸，就可以推断出整个波长是4英寸。假设信号在FR-4基板上传播，因此速度为6英寸/秒。回波损耗第一峰处的频率为gydF4y2Ba

图26。CMP-28上串联谐振器回波损耗测量显示，回波损耗峰值在1.32GHz，在我们预测的1.5 GHz的合理范围内。gydF4y2Ba

图26显示了CMP-28上串联谐振器回波损耗的测量结果，显示第一个峰值位于1.32GHz，与我们从(18)的预测一致。gydF4y2Ba

图27所示。在CMP-28平台上测量平行谐振器。虽然在这种特殊的结构中存在两个桩，但结构的谐振行为没有改变。gydF4y2Ba

对图27所示的并联谐振器结构进行了类似的分析。与之前研究的平行谐振器不同，CMP-28上的平行谐振器在连接处有两个相同长度的短桩。然而，由于两个存根的长度相同，从存根两端反射的波的表现或多或少相同，因此我们对单个存根的分析仍然适用。gydF4y2Ba

图28。测试中的并联谐振器结构示意图。gydF4y2Ba

结构的构造如图28所示。CMP-28并联谐振器有一个50欧姆的1英寸部分，与两个0.17英寸的插脚并联，然后是另一个50欧姆的1英寸部分。gydF4y2Ba

最大回波损耗对应的频率计算方法相同:gydF4y2Ba

图29。CMP-28上并联谐振器回波损耗测量显示，回波损耗峰值在7.8 GHz，在我们预测的8.8GHz的合理范围内。gydF4y2Ba

这也相当接近图29所示的并联谐振器测量中的峰值。gydF4y2Ba

从谐振器及其去嵌入对应物的测量中，人们了解到连接器的高频效应和去嵌入的重要性。gydF4y2Ba

在低频率，连接器是电短，所以它不贡献太多的测量伪影。随着频率的增加，连接器的长度逐渐与波长兼容，并且连接器中存在的任何不连续性都被解释为被测设备的不匹配。gydF4y2Ba

去嵌入去除由夹具引入的高频测量伪影，导致被测设备。gydF4y2Ba

为了消除由连接器产生的伪影并获得被测设备的真实测量值，去嵌入是测量过程中的必要步骤。gydF4y2Ba

美丽的标准gydF4y2Ba

R. W. Beatty在微波工程领域工作多年，发表了许多关于波导精确测量和波导校准标准的论文。直到1972年，比蒂发表了一篇关于“反射系数和电压驻波比的新可计算标准”的论文，将他巨大的微波遗产扩展到现代信号完整性。gydF4y2Ba

在最初的比蒂标准中，波导标准由四分之一波导波长(λ)组成gydF4y2Ba_ggydF4y2Ba/4)矩形波导的截面精确构造，具有指定的横截面尺寸。这些尺寸的选择方式将显示出所需的可计算电压反射系数或V.S.W.R.[13]。在使用中，标准被一段波导终止，该波导具有与测量系统的输出波导相同的标称截面尺寸。gydF4y2Ba

尽管信号完整性Beatty标准在结构上与原始标准不同，但使用反射来建立校准值的概念仍然是其中心主题。gydF4y2Ba

美的标准的构建gydF4y2Ba

图30。信号完整性的Beatty标准说明。gydF4y2Ba

Beatty标准用于信号完整性，是1英寸传输线，走线宽度是50欧姆线的3倍。为了进行准确的材料提取(特别是损耗)，在Beatty标准的每侧都延长了参考50欧姆端接，以便两条不同走线宽度的传输线的阻抗和损耗对测量数据有所贡献。为了确保PCB结构的可测量损耗量，使用标准的1英寸Beatty截面，如图30所示。gydF4y2Ba

贝蒂标准的敏感性分析gydF4y2Ba

在印刷电路板上制造，比蒂标准不仅仅是一个串联谐振器。通过在Keysight ADS中构建虚拟Beatty标准，我们将在时域和频域分析不同材料性能对Beatty标准的影响。对下列材料特性的敏感性进行了检验:gydF4y2Ba

Dk:衬底的介电常数;gydF4y2Ba

Df/TanD:衬底的损耗系数或正切值;gydF4y2Ba

H:衬底高度;gydF4y2Ba

W:迹线宽度;gydF4y2Ba

σ:印刷铜的电导率。gydF4y2Ba

起点-理想无损线gydF4y2Ba

为了设定仿真基线，模拟了理想的无损条带线比蒂标准。ADS模型使用的材料性能列于gydF4y2Ba表1gydF4y2Ba原理图设置如图32所示。gydF4y2Ba

参数gydF4y2Ba	初始值gydF4y2Ba	单位gydF4y2Ba
Dk:介电常数gydF4y2Ba	4gydF4y2Ba	-gydF4y2Ba
Df:损耗正切gydF4y2Ba	0gydF4y2Ba	-gydF4y2Ba
H:基材高度gydF4y2Ba	10gydF4y2Ba	密尔gydF4y2Ba
W: 50欧姆走线宽度gydF4y2Ba	7.4gydF4y2Ba	密尔gydF4y2Ba
σ:电导率gydF4y2Ba	10gydF4y2Ba50gydF4y2Ba	S / mgydF4y2Ba

表1。初始输入值为理想的无损比蒂标准。gydF4y2Ba

图31所示。理想无损比蒂标准仿真的原理图设置。gydF4y2Ba

图32。理想无损贝蒂标准的仿真结果。gydF4y2Ba

根据所示的设置，我们期望阻抗曲线从非常接近50欧姆开始，并在0.17 nsec时下降到更低的值，因为走线更宽。由于中间的不匹配线，插入损耗曲线应该有波纹。然而，由于在模拟中不存在导体损耗和介电损耗，因此随着频率的增加，一个峰值和另一个峰值之间应该没有差异。gydF4y2Ba

尽管仿真结果与我们的预期一致，如图33所示，但在0.5 nsec时出现了一个意外的47欧姆阻抗。47欧姆阻抗不应该是警报，因为它是由线路另一端的不连续反射产生的伪像。gydF4y2Ba

介电常数变化gydF4y2Ba

图33。随Dk变化的阻抗曲线。gydF4y2Ba

当我们改变介电常数时，我们期望Dk值越高，阻抗越低，而Dk值越低，阻抗越高。然而，我们不期望所有三条传输线的阻抗变化相同，因为较宽走线的电容对介电常数的敏感性低于较窄的线路。因此，我们预计50欧姆线的阻抗变化会比三倍宽的Beatty线更大，如图34所示。gydF4y2Ba

图34。不同Dk值的相位延迟图。较低的Dk对应较低的延时。gydF4y2Ba

另一方面，由于延迟与介电常数的平方根成正比，当介电常数较大时，我们预计延迟会更大。在图35中，线的顺序与阻抗图中显示的相反，表示不同的关系。gydF4y2Ba

图35。不同损耗正切值的阻抗分布图。较大的损耗正切对应于0.6 nsec时较高的损耗和较低的正反射。gydF4y2Ba

损耗正切变化gydF4y2Ba

当我们在系统中引入损耗正切时，我们会期望一些信号以热的形式消散。反射回来的信号越少，反射就越少。比蒂线末端的反射是一个很好的亏损指标。如图36所示，在0.6 nsec时，随着正切损耗的增加，正反射越来越少，从而使曲线接近理想的无损情况。gydF4y2Ba

图36。插入损耗曲线显示频率相关的介电损耗。gydF4y2Ba

更重要的是，由于介质损耗与频率成线性关系，在较高频率处插入损耗会明显下降，如图37所示。gydF4y2Ba

图37。在同一衬底上，当衬底高度改变时，所有阻抗的变化量大致相同。gydF4y2Ba

基材高度变化gydF4y2Ba

与改变介电常数(走线宽度会影响变化量)不同，改变衬底高度会导致三段线的阻抗变化均匀，因为它们都位于同一衬底上，如图38所示。gydF4y2Ba

传输线的阻抗变化反过来又会引起系统中反射的增加，因此我们预计插入损耗的波纹谷会变大。图39显示了与我们期望一致的仿真结果。gydF4y2Ba

图39。相同的小宽度变化对较窄的线的影响比较宽的线更大。gydF4y2Ba

迹宽变化gydF4y2Ba

通过引入一个小的delta值来表示铜的整体蚀刻背或过版，我们可以显示这种制造必然性的影响。由于我们将Beatty部分的宽度设计为50欧姆线宽度的三倍，因此我们希望看到Beatty部分的阻抗变化较小，如图40所示。gydF4y2Ba

由衬底高度变化部分可知，线路阻抗的变化也会影响插入损耗曲线的波纹。虽然不像基板高度那样明显，但我们仍然可以在图41中看到不匹配恶化。gydF4y2Ba

图40。轻微的宽度变化产生更多的不匹配，并再次表现为插入损耗的纹波。gydF4y2Ba

电导率变化gydF4y2Ba

图41。有限的铜电导率被信号视为串联电阻，增加了线路的阻抗。gydF4y2Ba

铜导体损耗在阻抗曲线中表现为串联电阻。因此，如果我们将铜的电导率从理想的无限降低到有限，我们将看到阻抗的增加。我们使用5 MS/m到6 MS/m的5种不同的电导率值来模拟图42。五种不同电导率的阻抗分布非常相似。gydF4y2Ba

虽然导体损耗不随频率的增加而线性增加，但与频率的平方根成正比，因此我们仍然可以预期插入损耗图中有一定的下降，见图43。gydF4y2Ba

图42。导体损耗导致高频插入损耗的小下降gydF4y2Ba．gydF4y2Ba

每个参数的不同响应是一个特征，有助于提取制造时的材料特性。gydF4y2Ba

图43。去嵌入比蒂测量。gydF4y2Ba

用比提标准提取物质性质gydF4y2Ba

材料性能提取过程是建立在充分了解每种材料参数对模拟曲线不同方面的影响的基础上的。移除发射和传输线后，我们得到了真正的Beatty标准测量值，如图44所示。gydF4y2Ba

我们首先假设一组设计好的材料属性、原理图上的值和布局上的尺寸来执行分析。我们用下标“d”来表示这些按设计的属性。在现实世界中，制作板永远不会与设计板完全相同。经过众多的化学和机械加工工序，成品参数与设计参数不可避免地存在差异。通过下标“f”，我们将制造材料的性能与设计材料的性能区分开来。设计参数与制造参数之间的关系为gydF4y2Ba

增量表示制造过程中每个参数的变化量。在灵敏度分析中改变了δ量，以证明制造过程如何改变结构的不同响应。gydF4y2Ba

参数gydF4y2Ba	像设计的价值gydF4y2Ba	单位gydF4y2Ba
Dk:介电常数gydF4y2Ba	3.68gydF4y2Ba	-gydF4y2Ba
Df:损耗正切gydF4y2Ba	0.0072gydF4y2Ba	-gydF4y2Ba
H1:顶基板高度gydF4y2Ba	12gydF4y2Ba	密尔gydF4y2Ba
H2:底部基材高度gydF4y2Ba	10gydF4y2Ba	密尔gydF4y2Ba
W: 50欧姆走线宽度gydF4y2Ba	11gydF4y2Ba	密尔gydF4y2Ba
σ:电导率gydF4y2Ba	5.8∙10gydF4y2Ba7gydF4y2Ba	S / mgydF4y2Ba

表2。每个材料参数的设计值gydF4y2Ba

图44。使用表2中的设计参数进行仿真。gydF4y2Ba

使用表2中所示的设计值，我们执行初步模拟以开始提取过程。从图45中可以看出，在设计参数不变的情况下，模拟阻抗均匀低于实测阻抗，高频处的插入损耗也不低于实测阻抗。根据这两条线索，我们需要增加衬底高度和损耗正切以匹配阻抗和损耗。在改变衬底的高度和损耗正切之后，我们还通过检查延迟来微调介电常数。gydF4y2Ba

图45。将模拟与测量相匹配，以找到成品材料的性能。gydF4y2Ba

当频率增加到30 GHz以上，涉及到连接器的高阶模式时，测量和仿真结果可能会有所不同，因为我们的模型中没有包括连接器的谐振模式，如图46所示。gydF4y2Ba

尽管如此，我们仍然对高达30 GHz的成品材料性能充满信心。表3显示了设计值与提取的捏造值之间的比较。注意，在提取过程中，预制值保持在与设计值相同的数量级，因此可以生成一个真实的模型。gydF4y2Ba

参数gydF4y2Ba	像设计的价值gydF4y2Ba	δgydF4y2Ba 价值gydF4y2Ba	纯属捏造gydF4y2Ba 价值gydF4y2Ba	单位gydF4y2Ba
Dk:介电常数gydF4y2Ba	3.68gydF4y2Ba	0.026gydF4y2Ba	3.706gydF4y2Ba	-gydF4y2Ba
Df:损耗正切gydF4y2Ba	0.0072gydF4y2Ba	0.005gydF4y2Ba	0.0132gydF4y2Ba	-gydF4y2Ba
H1:顶基板高度gydF4y2Ba	12gydF4y2Ba	1gydF4y2Ba	13gydF4y2Ba	密尔gydF4y2Ba
H2:底部基材高度gydF4y2Ba	10gydF4y2Ba	1gydF4y2Ba	13gydF4y2Ba	密尔gydF4y2Ba
W: 50欧姆走线宽度gydF4y2Ba	11gydF4y2Ba	0．2gydF4y2Ba	11.2gydF4y2Ba	密尔gydF4y2Ba
σ:电导率gydF4y2Ba	5.8∙10gydF4y2Ba7gydF4y2Ba	0gydF4y2Ba	5.8∙10gydF4y2Ba7gydF4y2Ba	S / mgydF4y2Ba

在提取了预制材料属性后，我们通过为并行存根创建模型并使用预制值执行仿真来验证信息。图47所示为stub谐振器仿真的示意图设置;存根和外围传输线的长度见布置图，未作其他修改。gydF4y2Ba

图47。提取的衬底定义用于模拟短段谐振器。gydF4y2Ba

相应提取的基板定义如图48所示。gydF4y2Ba

图48。利用预制材料特性对短段谐振器进行仿真。gydF4y2Ba

仿真结果如图48所示;除了30 GHz以上的伪影外，预制基板模型正确地预测了损耗和阻抗。gydF4y2Ba

总结gydF4y2Ba

将模拟与测量相匹配并不是一项简单的任务，但有一些方法可以降低复杂性。在设计过程中，包含一个参考夹具结构是有益的，这样可以正确地识别被测设备。通过对DUT进行适当的去嵌入测量，需要特殊的标准来提取制造时的材料属性:Beatty标准。gydF4y2Ba

通过将模拟的比蒂标准模型与去嵌入测量相匹配，可以提取有关衬底和痕迹的有价值信息。通过实际的工程判断和对比蒂标准的充分经验，可以准确、自信地进行匹配仿真和测量。gydF4y2Ba

比蒂标准的使用并不局限于模拟与测量的匹配。对于制造商来说，从比蒂标准中提取的材料性能可以作为检查制造过程质量和一致性的工具。gydF4y2Ba

参考文献gydF4y2Ba

[1]gydF4y2Ba	《IPC-TM-650试验方法手册》，2009年9月。(在线)。可用:http://www.ipc.org/4.0_knowledge/4.1_standards/test/2 - 5 _2 - 5 - 5 - 12. - pdf。gydF4y2Ba
[2]gydF4y2Ba	D. DeGroot, P. Pupalaikis和B. Shumaker，“总损失:如何使电路板合格”，载于gydF4y2BaDesignCongydF4y2Ba，圣克拉拉，2011。gydF4y2Ba
［3］gydF4y2Ba	M. R. Harper, N. M. Ridler和M. J. Salter，“印刷电路板损耗测量的建议标准”，载于gydF4y2Ba第三届无源射频和微波元件年度研讨会gydF4y2Ba, 2012年。gydF4y2Ba
［4］gydF4y2Ba	A. Rajagopal, B. Achkir, M. Koledintseva, A. Koul和J. Drewniak，“基于时域TRL (t-TRL)测量的材料参数提取”，ingydF4y2BaIEEE电磁兼容国际研讨会gydF4y2Ba．gydF4y2Ba
［5］gydF4y2Ba	H. Barnes, R. Schaefer和J. Moreira，“高频PCB材料性能提取的测试片结构分析”，gydF4y2Ba信号与电源完整性(SPI)， 2013年第17届IEEE研讨会，gydF4y2Ba2013年5月。gydF4y2Ba
［6］gydF4y2Ba	E. Gago-Ribas, C. Dehesa-Martinez和M. J. Gonzalez-Morales，“损耗传输线的复杂分析:一个广义Smith图”，gydF4y2Ba土耳其电气工程与计算机科学杂志，gydF4y2Ba第14卷，没有。1，第173-194页，2006。gydF4y2Ba
[7]gydF4y2Ba	《CMP-28通道建模平台》，《Wild River Technology》，2015年。(在线)。可用:https://wildrivertech.com/cmp-28cmp-32-channel-modeling-platforms。gydF4y2Ba
[8]gydF4y2Ba	安捷伦科技，“去嵌入的基础知识”，2007年。gydF4y2Ba
[9]gydF4y2Ba	J. Carrel, R. Sleigh, H. Barnes, H. Hakimi和M. Resso，“表征28gb /s收发器的技巧和先进技术”，载于gydF4y2BaDesignCongydF4y2Ba圣克拉拉，2013年。gydF4y2Ba
[10]gydF4y2Ba	L. Ritchey, H. Barnes, T. Wang Lee和A. Neves，“打破32 Gb/s屏障:PCB材料，模拟和测量”，ingydF4y2BaDesignCongydF4y2Ba，圣克拉拉，2015。gydF4y2Ba
［１１］gydF4y2Ba	工程与技术学会，“连接器，空气线路和射频阻抗”，载于gydF4y2Ba微波测量gydF4y2Ba，伦敦，工程与技术学会，2007,pp. 179-188。gydF4y2Ba
[12]gydF4y2Ba	Agilent Technologies，“先进设计系统中的去嵌入技术”，Agilent Technologies。gydF4y2Ba
[13]gydF4y2Ba	R. W. Beatty，“2-Port lamda/4波导电压驻波比标准”，gydF4y2Ba电子信件,gydF4y2Ba第9卷，没有。1972年1月25日，第24-26页。gydF4y2Ba