信号完整性期刊
www.lambexpress.com/articles/1925-solutions-to-fiber-weave-skew-and-next-using-printed-non-uniform-transmission-lines
拇指

使用印刷非均匀传输线解决纤维编织歪斜和下一个问题

2020年11月3日

均匀传输线由于其宽带阻抗特性,最适合高速数据传输。在某些应用中,均匀性的微小偏差可以帮助优化其他所需的信号完整性指标。序列化/反序列化(SERDES)链路的通道操作裕度(COM)受到几个参数[1]的影响。其中,偏斜(影响插入损耗)和串扰是重要的贡献者。由于“纤维编织效应”导致的印刷差动对歪斜是众所周知的,存在许多表征和减少的解决方案[2-3]。减少pcb串扰的方法也得到了很好的研究。作为这两个问题的可能解决方案,本文研究了使用非均匀互连几何。

互连几何

已知宽侧耦合微分对几何结构需要较厚的介电基片。边缘耦合差分对的主要优点是它可以在减少PCB厚度和层数的情况下实现,如图1所示。可以通过如图所示偏移两条走线来修改宽侧耦合走线几何形状。这减少了走线之间的耦合和给定阻抗所需的层厚度。

f1

图1:按比例绘制的差分传输线几何形状

t1

表1:图1的差动传输线几何尺寸,单位为密耳(Z年代为每条走线的自阻抗;Z是走线之间的相互阻抗)

pcb中的纤维编织歪斜

在pcb中,均匀边缘耦合差分走线被广泛使用。在实际的PCB中保持严格的均匀性可能是困难的,甚至是不可能的。需要在球栅阵列(BGA)和连接器引脚场中布线,而这些都存在不均匀的环境。此外,PCB基板本身呈现出使用玻璃纤维的不均匀环境。

有趣的是,这些非均匀性往往是周期性的。通过在均匀互连的走线中有意地引入周期性非均匀性,可以纠正由环境引起的不良影响。这已经被用来减少阻抗变化和串扰。通过适当的修改,可以设计成确保差分对的每个P或N走线感知相同的环境[5]。虽然宽边耦合互连没有明显的优势,但它有助于构建如图2所示的伪双绞线。

f2

图2:非均匀差分互连示意图。

首先考虑如图3所示的直宽边耦合差分对的情况。基材有三个单层1080风格的织物堆叠,其编织图案完美对齐,导致介电常数的最大横向变化。几何形状为W = 4 mils, S = 10 mils, D1=D3 = 4 mils, D2 = 3 mils, T = 0.6 mils。假设玻璃束的介电常数值为6,损耗正切= 0.02。假设树脂介电常数为2,损耗正切为0.01。传输线的长度假定为200密耳。(采用Ansys的HFSS软件进行了三维电磁仿真。)

f3

图3:用作参考的200密尔长宽边直互连几何形状的部分说明

计算的s参数如图4所示。差分对Diff1由单端端口1和2组成,差分对Diff2由单端端口3和4组成。

从单端插入损耗的相位差可以得到时域的偏斜。从图4中可以看出,在25 GHz时,S13和S24之间的相位差为32.53度。根据参考[5],弧度的相位差等于2 x p x频率x时域偏度。这给出了3.6ps (32.53/(360 x 25e+09))的斜度值为200mil线长。对于1英寸的迹线长度,它是18ps /英寸。还可以看出,该差分对在其P和N走线之间具有非常低的远端串扰(ext)。

f4

图4:计算出图3中几何形状的s参数(注:S14 < -54 dB)

如图5所示,非均匀互连是通过沿着由方程定义的曲线扫过矩形(迹截面)来构建的

e1

f5

图5:部分非均匀轨迹几何的示意图。

另一层上的N-Trace是P-trace的镜像,如图5所示。所有其他物理参数与图3的几何形状相同。在这种情况下,计算的倾斜小于0.03pS/英寸(参见图6)。

f6

图6:计算出图5几何体的s参数

很容易看出,通过控制线的周期性,可以使重叠扭转的数量发生变化。增加“单位长度扭转”的次数将减少pn偏差。

这种非均匀传输线还有一个独特的特点,如图6的单端耦合图所示。P和N走线之间的单端插入损耗(SE - IL = S(2,1))随频率增加而增加,而单端插入损耗(SE - IL = S(2,1))则减小。这种几何结构的一小部分可以用来建立一个强耦合的微分对。

值得注意的是,“偏度”本身并不是影响COM[1]的基本参数。微分插入损耗受偏斜的影响很大,偏斜会导致精确频率处的零和其整数倍导致完全衰落。当该频率接近数据传输的奈奎斯特频率时,睁眼减少,导致误码率(BER)增加。

如果这种歪斜的不良影响可以减少,那么即使在存在大量歪斜的情况下,也可以以高数据速率运行。使用强耦合微分元件可以减小偏度的影响。需要在链接路径上的特定位置插入两个或更多这些元素。它们会显著减少褪色。这已经在参考文献[5]中得到了分析和数值验证。

封装中的差分近端串扰

就半导体封装而言,高密度通常是使用倒装芯片(FC)和BGA技术实现的。在非常高的数据速率下工作的长距离电接口需要设计以满足对插入损耗、回波损耗和串扰的严格要求。

最先进的有源设备可以克服链路中较大的插入损耗值。然而,串扰级别限制了链路的最大长度。近端串扰(NEXT)是由发生在FC凸起附近很小区域的电磁耦合决定的。互连差分串扰水平通常通过增加差分对之间的间距和使用接地保护走线来降低。当差分对密度高、间距近、颈状时,在FC球附近的极短距离上的互连路由变得不可避免,这将导致NEXT[6]的增加。通过在小区域内使用非均匀迹线,可以大幅度降低NEXT。

f7

图7:差动传输线几何截面图。(尺寸以微米为单位,衬底ABF GZ41, Z年代为每条走线的自阻抗,Z是走线之间的相互阻抗)

首先,为了获得参考,模拟了如图7所示的2000微米长的边缘耦合带状线。这种互连宽23微米,边缘到边缘的间距为29微米。因此,沿截面的端到端距离为23+29+23 = 75微米。

非均匀diff对的p迹是通过沿着定义的路径扫描矩形迹截面(W x T)来构造的

e2

N-Trace是通过y(t)乘以-1得到的。重要的是要注意,使用25微米的走线宽度和25微米的间距将只对直宽边耦合走线产生104欧姆的差分阻抗。构造具有相同走线宽度和空间的非均匀走线可以降低特性阻抗。由于重叠区域,这种几何形状具有更大的电容,其特性阻抗小于图7的均匀线。

这可以通过将走线宽度减小到18微米和将间隙增加到39微米来补偿。为了公平比较,两种情况的端到端距离都固定为75um。因此,非均匀迹线的宽度为18+39+18 = 75微米,长度为2000微米。

f8

图8:计算单个差分对的s参数

计算结果如图8所示。非均匀互连会增加由于更长的路径长度和更窄的走线而产生的插入损耗。

f9

图9:考虑的3种情况的俯视图(以微米为单位的尺寸)。

为了比较差分串扰电平,模拟一对间距为30um并排放置的走线,如图9所示。直带状线的情况下具有相同的横截面图7。

1881年,亚历山大·格雷厄姆·贝尔发明了双绞线电缆来减少串音。从辐射的角度来看,扭曲会导致近场强度的降低,从而产生串扰。对于用于传输以太网数据的双绞线电缆,众所周知,其性能取决于单位长度的绞数。图2中的非均匀互连几何结构表现为二维中的双绞线。考虑两种不同的扭转周期以作说明。在模拟中,三种情况下,截面端到端距离都保持在180微米。也就是说,每一对宽75微米,间隔30微米。这三个例子的长度都是2000微米。

计算出的s参数显示的插入和返回损失值与图8非常接近,这里不再重复。图9显示了差分NEXT值的比较,当T = 250 um时,减少9dB是可行的,这相当于长度上的8个扭转。将长度上的扭转次数增加到10只会导致下一关的小改进。

f10

图10:图9中几何图形的Computed Differential NEXT比较

查看对ext的影响也很重要(图10)。当T = 250 um时,ext在低频时显示出一些减小,但在高频时它与带状线几乎保持相同。增加扭转的次数会导致下一关的改进。但是,它可以大大提高ext级别。

季

图11:图9中几何图形的计算差分文本比较

结论

在这项工作中,提出了一种新的传输线结构,作为解决pcb中纤维编织歪斜和封装中的NEXT的解决方案。在pcb的情况下,它将允许使用低成本的层压板,已知会导致纤维编织歪斜。一个例子是长柔性pcb。在封装的情况下,短段的非均匀互连可以在FC区域附近使用。缺点是需要额外的路由层和层对层注册的高精度。

参考文献

[10] B. Gore和R. Mellitz,“10GBASE-KR信道设计中应用信道运营边际的实践”,IEEE EMC研讨会论文集,Rayleigh, NC。, 2014, pp. 648-653。

[10] J. Loyer, R. Kunze,叶小宁,“纤维编织效应:实际影响分析与缓解策略”,《设计大会论文集》,2007年,第1-28页。

[qh] Eric Bogatin, Bill Hargin, Venkata Satya Sai, Don和Don de Groot,”玻璃编织斜度表征新技术《信号完整性杂志》,2017年3月。

b[4]霍华德·约翰逊和马丁·格雷厄姆,高速信号传播-先进的黑魔法信号和电源完整性简化,Prentice Hall, 2003。

[10] Syed Bokhari,“PCB差分对偏斜的最小化及其影响”,2019年国际设计大会论文集。

[10] Pavel Roy Paladhi, Jose Hejase, Nam Pham, Ghadir Gholami, Prasanna Jayaraman, Megan Nguyen, Glen Wiedemeier, and I. N. Sneddon,“25gb /s总线近距离接收器的NEXT耦合效应”,IEEE第26届电子封装与系统电气性能会议论文集(EPEPS), 2017年10月15-18日。

[10]刘建军,“基于网络的封装互连技术”,电子工程学报,2019th电子封装和系统(EPEPS)电气性能会议,蒙特利尔,加拿大。

Baidu
map