信号完整性期刊
www.lambexpress.com/articles/1767-design-for-ami-a-new-integrated-workflow-for-modeling-56g-pam4-serdes-systems
1767经验

AMI的设计:一个新的集成工作流建模56G PAM4服务器系统

2020年7月21日

PCI Express Link是最流行的高速服务器设计之一。它服务于从消费者笔记本电脑和台式机到企业数据服务器的广泛应用程序。如图1所示,PCIE提供的带宽随着时间的推移呈指数级增长,以满足行业需求。在PCIE Gen1的早期阶段,由于速度较低,没有实现均衡方案,平台信号完整性是实现规范要求的主要解决方案。PCIE Gen2采用了TX去强调来补偿信道的损失。然后在PCIE Gen3规范中引入CTLE/DFE(连续时间线性均衡器/决策反馈均衡器)来解决进一步的信道退化问题。随着时间的推移,PCIE已经成功地响应了客户的需求,目前,PCIE第6代规范正在开发中,使用PAM4信令来满足使用重均衡方案的64Gbps数据速率。

F1
图1所示。PCIE链路带宽


传统的信号完整性分析主要集中在给定信道的信号质量方面,包括插入损耗、反射损耗、串扰噪声和脉冲响应码间干扰。然而,有一个显著的范式转变,包括可靠的均衡方案的分析,因为没有信号完整性分析是可能的在一个不均衡的波形中,接收器的输入信号只显示20~30mV的峰对峰(p2p)摆动,几乎高于噪声。因此,均衡电路特性建模对于确保最终平台实现的成功和提供强大的信号完整性设计指南至关重要。在未来,电路实现的复杂性将急剧增加,高速SerDes系统的建模将继续是一个巨大的挑战。

解释型计算机语言和图形框图环境是为SerDes系统建模的流行工具,因为它们提供了简单而直观的路径来表达表示高速有线通信系统所需的复杂概念。包含数万行代码的精细模型,或者包含数千个元素的框图模型,分布在十几个抽象层上,都是很常见的。

不幸的是,通常需要完全重新设计详细的体系结构模型,以便为试图将芯片集成到其服务器系统设计中的焦急的客户提供IBIS-AMI模型。这种IBIS-AMI模型不可避免地会延迟,相关性差,并且缺乏完整的系统级分析所需的功能。

在本文中我们首先回顾一下将现有的详细体系结构模型转换为IBIS-AMI模型的常见挑战,以及我们解决这些挑战的一些方法。接下来是对英特尔56G PAM4 SerDes建模的工作流程的说明。

F2
图2。从通信堆栈的所有层到芯片面积、功率和业务考虑,SerDes架构师的职责范围在他们使用的模型范围中得到说明。一个主要的挑战是创建一个抽象的SerDes物理层IBIS-AMI模型,而不需要对元素进行大量的返工、重构和重新关联。理想情况下,IBIS-AMI模型是直接从详细的体系结构模型中派生出来的,这样一个功能完备的模型(具有数据速率和样本间隔灵活性)是SerDes架构师工作流程的自然副产品。


下载PDF阅读整篇论文。

本文最初发表于DesignCon 2020

Baidu
map