信号完整性分析导论
数据中心依靠传输和接收系统中的通道来准确、高效开云体育官网登录平台网址地传递有价值的信息。信道中性能不佳的设备可能导致信号完整性问题并危及可理解数据的传输。这使得开发具有高信号完整性的信道设备和互连变得至关重要。测试和识别设备中信号完整性问题的来源，然后修复它们，是一项巨大的挑战。
在系统中，信号通过各种互连(例如，从芯片到封装，封装到板走线，以及走线到高速连接器)传播。信号完整性问题源于互连线的物理性质。与原理图上绘制的连接线不同，真正的导线具有电阻、对地和其他导线的电容以及电感。在更高的频率下，电容和电感会导致导线充当传输线，天线效应会导致串扰和电磁干扰。
信号完整性问题导致系统故障或只能间歇性地工作，从而产生“坏”数据。因此，信号完整性问题在设计周期的早期发现尤为重要，因为间歇性故障很难在原型上进行调试。
高速设计工程师需要考虑以下几个挑战:
- 新标准带来了更快的速度和需要考虑的更复杂的设计因素。复杂性正在增加。今天的射频(RF)和微波设计需要多芯片模块，具有更复杂的互连和封装。例如，5G需要更高的频率和更宽的调制带宽。与以往相比，有更多的模拟和测量数据需要分析。尽管存在这些耗时的挑战，但设计师需要加快进入市场的时间，以在竞争中保持领先地位。
- 设计需要满足电磁推理和合规性规定。系统在不引入不可容忍的电磁干扰的情况下运行的能力被称为电磁兼容(EMC)。随着计算机、网络、存储和移动设备的数据速率不断提高，设计工程师需要处理传统的EMI传输问题以及与附近电路和系统组件的耦合问题。
- 信号完整性分析必须在合理的时间内准确地进行。密集布线板需要数小时的工程时间来实现精确的信号完整性结果-包括许多小时的模拟。通常，设计师一次只能验证电路板的一小部分。混合模拟器提高了速度，可以用于更大的覆盖范围(本质上，通过这种方法，连接器与电路板集成，并使用平面和/或3D EM模拟一起进行模拟)。然而，总是存在一个问题，即模拟是否与测量结果很好地相关。
- 内存设计的复杂性在持续增长．随着新一代的出现，双数据速率(DDR)存储器的设计变得越来越复杂。模拟和测试配置也越来越复杂，导致模拟和测试设置时间更长。这种增加的复杂性使得将模拟和测试数据关联起来变得具有挑战性，从而导致对设计的信心降低，故障排除周期延长，并且错过了交付时间表。从事存储系统设计的硬件设计师必须应对不断缩小的时间和电压余量，以及一系列复杂的合规测量，以确保可靠的运行。
寻找信号退化的根本原因(包括延迟、振铃、串扰和EMI)的传统方法是使用眼图、单脉冲响应、时域反射(TDR)和混合模式s参数等分析技术。
眼图为您提供了信道如何降低信号的简明图形表示。睁着眼睛对应最小的信号失真，数字1和0电平可以清楚地区分。然而，系统中的损耗和反射会导致眼睛关闭，从而导致信号失真。
图1所示。睁着的眼睛(左)和闭着的眼睛(右)的例子。
单脉冲响应技术在一个脉冲中获得非常复杂的数据，以这种方式降低复杂性，然后研究信道如何影响单脉冲。重要的是要注意脉冲的上升时间和宽度，这是比特率。请参见图2，其中蓝线表示没有损耗或理想场景，紫色线表示有损耗通道。开发高速数字信号的可控阻抗环境是保证接收机无误码的干净数据传输通道的最佳途径。在涉及千兆数据速率信号的应用中，互连的传输线特性变得至关重要。
图2。单脉冲响应在一个脉冲中发送数据，然后检查通道如何影响单脉冲(蓝线是理想的)。
时域和频域的测量是相关的。时域中的典型测量是TDR测量，它是对从设备输入端反射的信号作为时间函数的测量。在TDR测量中，向被测器件发送一个快速上升的阶跃边缘，并测量反射信号。TDR识别阻抗不连续。频域中的等效参数是S11参数，即反射波与入射波的比值。
互连的s参数，无论是在时间域还是频域测量，都代表了互连的行为模型。它们包含了进入一个端口的信号在退出另一个端口时的行为的所有信息。
s参数以试金石格式保存，并在仿真和测量之间共享。它们是在频域中显示反射/传输特性(幅度/相位)的矩阵。s参数测量在高速数字应用中至关重要，并且由于数据网络中千兆通道的出现而变得越来越重要。开云体育官网登录平台网址
双端口设备有四个s参数。S参数的编号约定是“S”后面的第一个数字是信号出现的端口。第二个数字是应用信号的端口。S21是输出端口2的信号相对于输入端口1的刺激的度量。当数字相同时(例如，S11)，它表示反射测量。在这种情况下，输入和输出端口是相同的。
四端口差分s参数提供的信息是描述任何四端口互连的电气特性的主要手段。在测量的四端口s参数的完整矩阵中，有丰富的数据。进出的波有16种可能的组合。16个s参数矩阵元素包含了你需要知道的关于微分对电性质的一切。在需要更详细信息的情况下，您可以使用导出的s参数作为行为模型，并将它们直接集成到电子设计自动化工具中的电路模拟器中。
图3。s参数使工程师能够深入了解背板、印刷电路板、电缆、连接器和IC封装等高速数字互连的性能。
对于今天的高速板和ic，信号完整性与数字功能或时钟速度一样重要。在密集、低功耗、小尺寸电路中解决信号完整性问题具有挑战性，最大的挑战可能是发现何时可能面临信号完整性问题。
解决信号完整性问题需要以下步骤:
- 模拟信道
- 确定退化的根本原因
- 探索设计解决方案
作为良好设计实践的一部分，为了确保信号传输的质量，工程师应该考虑从原理图绘制到电路板通过最终测试的信号完整性。通过尽早解决信号完整性问题，他们确保以合理的成本可靠地进行最佳电路设计。
