www.lambexpress.com/articles/1449-verifying-additive-phase-noise-and-jitter-attenuation-of-plls-in-high-speed-digital-designs
高速数字设计中锁相环加性相位噪声和抖动衰减的验证
2019年10月31日
在高速数字设计和无线通信中提高数据速率需要具有低加性相位噪声和高抖动衰减的SerDes锁相环和时钟合成器。相位噪声分析仪是这些测试的首选仪器。为了刺激锁相环,需要额外的超低相位噪声信号源。
请注意:
通过下载此应用程序说明,您的联系信息将与赞助公司罗德与施瓦茨有限公司和罗德与施瓦茨实体或附属公司共享www.rohde-schwarz.com,他们可能会直接透过电邮或电话联络你,作市场推广或广告之用。