112 Gbps及以上串行链路的有效链路均衡

通道均衡已成为实现当今高速串行链路的基本机制。有许多均衡方案，如发射机强调、接收机CTLE(连续时间线性均衡器)、FFE(前馈均衡器)、DFE(决策反馈均衡器)和FEC(前向纠错)，可以在链路内的不同位置设计和使用。尽管这些EQ方案有一般的理论，但实际的使用、实现、约束，以及最重要的是，这些EQ组件中针对各种类型通道元素的有效性并不是众所周知或记录的。此外，随着数据速率达到112Gbps及以上，以及收发器电路设计和半导体工艺节点的进步，当这些EQ方案实施时，在复杂性和成本方面已经或将会发生变化。

在本文中，我们解释和研究了上述每种EQ方案的理论、实现、约束和成本。然后定量分析了各种EQ方案对信道疾病的有效性。性能矩阵将由模拟图的高度/宽度、信噪比等给出。，通过现实渠道的设计实验。开云体育官网登录平台网址本文的大纲如下:

1. 信道均衡方案的理论和原理:发射机预/去强调，接收机CTLE, FFE, DFE和FEC。
2. 每个EQ方案的实现、约束和成本:我们比较了各种类型的EQ实现技术，例如基于模拟和adc的设计，以及它们的权衡。
3. EQ有效性分析:我们将根据信道特性，噪声处理和EQ配置进行实验设计，以检查每种EQ方案的性能。

最后，我们将通过查看链接层面的发现和结果来总结研究，并对链接设计进行贸易分析。

信道均衡方案概述

当PCISIG引入数据速率为5.0Gbps的第二代PCI-Express标准时，有线通道均衡开始成为高速I/O (HSIO)链路的典型特征。PCI-Express Gen. 2链路中规定的是发射机重点。从那时起，HSIO的数据速率每2到3年翻一番。信道均衡技术已成为高速增长的关键使能技术。在今天最先进的50~56Gbps串行链路设备中，我们可以找到部署的各种类型的均衡方案。

信道均衡方案的主要目标是提高链路末端的信噪比和失真率。其原因不亚于我们希望通过在接收端使用数据切片器来恢复从源端传输的信息。由于传输的波形会受到信道分量的扭曲和退化，例如ISI(符号间干扰)、抖动[4](由通信介质的带宽、参考源和时钟分配网络的时序变化引起)以及噪声[4](来自串扰电源和配电网络)，均衡器的工作是将这些非理想性最小化，以便接收器能够以更高的置信度检测和恢复信息。

发射机(TX)重点

TX强调是一种模拟波形处理，在过渡时引入可控峰值。有效地，该方案使用高通滤波器对TX输出波形进行预处理，该滤波器的特征是峰值与肩部之间的电压差以及波形峰值部分的持续时间(见图1)。在实现方面，当将峰值信号添加到原始TX输出波形中时，会产生比原始非强调波形更大的峰对峰幅度，因此称为TX预强调。另一方面，如果在保持相同峰对峰幅度的情况下抑制了TX输出波形的肩部，则称为去强调。

由于峰值持续时间是由TX的驱动电路设计确定的，其中峰值将由每个数据转换触发，因此TX的重点通常不随链路速度而变化。因此，它在固定的数据速率范围内有效，当链路的数据速率远离设计目标频率时，其均衡性能会下降。此外，补偿只能应用于主游标。TX强调，由于其独特的特性，可以提供子光标通道补偿，其峰值频率可以大于TX FIR方法(见下文)。

发射机冷杉

TX FIR的全称是带有FIR EQ(有限脉冲响应均衡器)的发射机。TX FIR使用FIR滤波器应用均衡，FIR与发送器时钟同步，如图2所示。与TX强调方案相比，TX FIR提供了几个优势:

1. 由于FIR是时钟驱动的，所以TX均衡与链路数据速率有关
2. 多抽头FIR可以更好地补偿不同的信道特性
3. TX FIR可以补偿游标前后的ISI

实现方面，TX FIR比TX重点更复杂，需要一个时钟源。TX FIR通常受峰值功率约束，其中最大输出幅度将限制在非均衡幅度水平。由于峰值功率的限制，TX FIR会降低有效平均输出幅度，从而降低链路末端接收的能量。

RX CTLE

RX CTLE表示接收机连续时间线性均衡器。RX CTLE电路[6]具有补偿或反转通道频率响应的频率响应(见图3)。如果设计得当，它将导致相对平坦的频率响应，从而将接收到的信号恢复到原始形式。RX CTLE可以是有源的，它可以提高输出信号的幅度，也可以是无源的，它可以衰减输入信号的低频内容。主动式和被动式CTLE设计各有优缺点。例如，有源CTLE设计通常可以提高信噪比，但它可能受到非线性行为的影响，如直流增益压缩。无源CTLE设计通常是线性的，但输出信号电平更小。

CTLE能够补偿游标前和游标后的ISI，并且通常是节能的。电路设计人员可以设计出可调谐的CTLE设计，其中其交流增益和直流增益可以调整以匹配通道特性。由于这些性质，CTLE存在于几乎所有的HSIO接收机设计中。

RX FFE

RX FFE代表接收器前馈均衡器。理论上，RX FFE相当于TX FIR，因为它们都是基于FIR和线性[6]。当在模拟域中实现RX FFE时，将需要一系列延迟线，其中输入信号将根据FFE系数进行缓冲和求和或减去(见图4)。否则，FFE也可以在位或符号级实现，其中通过FFE系数和采样输入数据流的符号级卷积来实现均衡。RX FFE通常与自适应方案配对，其中FFE系数来自信道特性。虽然RX CTLE和FFE都是线性均衡器，但FFE的自适应特性使其在处理各种通道时更加通用。开云体育官网登录平台网址

RX FFE在许多方面的设计、实现和使用成本更高。首先，FFE需要时钟来操作。这意味着接收器要么能够从传入信号中恢复时钟定时，要么知道链路的工作频率。这对于模拟FFE设计来说尤其具有挑战性。我们将在下面的部分中进行进一步的讨论。

RX教育部

RX DFE表示接收机决策反馈均衡器。DFE使用IIR(无限脉冲响应)结构，其中使用经过DFE系数调整的过去决策(由切片器块确定的数据符号)的和来最小化目标符号电平的误差(见图5)。与上述EQ方案相比，DFE具有几个明显的优势:首先，由于其IIR结构，DFE可以用相对较短的分接长度对某些信道特性进行大量的ISI校正。其次，由于决策没有噪声，DFE能够补偿信道ISI，但不会放大来自链路和设备的噪声。

像RX FFE一样，DFE需要一个时钟来运行。所以在实施和操作方面，它比CTLE更昂贵。此外，由于其反馈方案，一旦做出错误的决策，它也会受到突发错误的影响，因为它将导致连续的输出错误。突发错误会影响前向纠错(FEC)的性能。我们将在后面的部分中进一步讨论这个主题。

前向纠错(FEC)

当数据速率达到25Gbps及以上时，前向纠错[7]已成为串行链路必不可少的组成部分。原因是要达到10的期望BER变得更加具有挑战性^-12年或10^-15年仅使用均衡方案(特别是考虑到不断缩小的时序预算和接收器接收到的小信号)。FEC可将信噪比或误码率提高10倍⁴到10⁹当链路中存在突发错误时，只存在随机错误或随机错误较少。

锁相环和时钟和数据恢复(CDR)

在串行链路中，锁相环和CDR通常不被认为是EQ方案的组成部分。然而，它们在串行链路的性能中起着至关重要的作用。参考串行链路抖动和噪声分类[4]，PLL和CDR是唯一可以补偿正弦抖动(SJ)、有界不相关抖动(BUJ)和随机抖动(RJ)的机制。如果进一步与今天的HSIO挑战相关，这些抖动组件是在低误码率下关闭链路边际的主要因素。我们不会积极讨论和研究CDR和PLL在EQ性能中的作用，但是，尽管如此，在开发串行链路时应该记住这两个。

均衡方案的特点与性能

数据速率< 56 Gbps的通用EQ架构

虽然每个HSIO器件的设计不同，但在半导体材料、工艺、电路实现和微观/宏观级控制算法方面的可用技术以及它们的成熟程度使整体均衡架构收敛于某些类似的方案。更具体地说，一个实用或合理的设计必须符合功率、性能和(芯片)面积(PPA)矩阵，这样产品才能有效地制造和部署。

在HSIO链路速度高达50~56Gbps的情况下，大多数收发器采用以下均衡方案:发送端FIR、接收端CTLE、模拟DFE和模拟CDR。因此，让我们检查这些EQ方案的PPA矩阵及其性能。EQ结构如图6所示。

TX冷杉

性能:TX FIR补偿ISI是有效的，但有限制。它可以补偿游标前和游标后的ISI，但只能在位或波特级进行补偿。TX FIR的缺点是峰值功率限制，其中严重的均衡会降低有效输出幅度，并且抽头长度短，其中TX FIR通常也限制为2个光标前抽头和2个光标后抽头。使用TX FIR的主要问题是FIR系数的确定。对于没有回传通道和相关协议支持的串行链路，TX FIR系数是固定的，需要在部署前确定。开云体育官网登录平台网址

功率:TX FIR在功率使用方面是有效的，因为时钟时间通常在发送端很容易获得。TX FIR可以通过模拟电路实现，也可以通过DAC实现。

领域:与功率考虑类似，考虑到上述限制，实现TX FIR的开销很少。

RX CTLE和VGA

性能:由于许多原因，CTLE在均衡中起着至关重要的作用。CTLE是使用模拟电路实现的，理论上，模拟电路可以匹配或逆转通道在光标前和光标后部分的损耗特性。它不仅提高了信失真比，而且可以恢复输入信号的幅度。CTLE的缺点包括:噪声放大(使高频噪声恶化)，PVT(过程、电压和温度)变化引起的特性变化，以及设计完成后通常不能适应或改变其特性的不灵活性。

功率:CTLE的功率效率高，因为它主要工作在较小的信号区域。

面积:与功率相同，CTLE消耗的芯片面积小。

RX模拟DFE

性能:DFE可以在模拟域中实现，其中输入的波形或信号可以根据过去的决定和适应的DFE系数进行调整。DFE需要CDR来工作，因为它需要知道时钟时间和恢复的数据符号。然后需要计算补偿/调整，并在单个符号单位间隔时间内应用于数据路径。如前一节所述，由于DFE具有相对较短的分锥长度的IIR结构，因此可以提供较强的长尾修正。这归功于数据速率低于56Gbps的最佳设计选择。

功率和面积:严格的时序要求加上延长抽头长度的需要使得模拟DFE设计更具挑战性，并且在56Gbps数据速率以上的功率和面积效率更低。

其他情商方案

有人可能已经注意到，RX FFE不是常见的EQ功能的一部分。让我们执行PPA分析，看看结果如何。

性能:虽然DFE只能够补偿光标后的ISI，但FFE能够处理光标前和光标后的通道效果。从本质上讲，FFE比CTLE更灵活，可以适应更多的信道特性。模拟FFE可以部署在接收器中，用作主线性EQ或补充CTLE，它可以适应和补偿CTLE和设备的PVT变化。

功率和面积:实现模拟FFE是具有挑战性的，因为它涉及到使用模拟延迟线。众所周知，模拟延迟线消耗功率，并且它像CTLE一样受PVT变化的影响。对于支持多种协议或数据速率的收发器，需要可调延迟线设计，这将使情况更加困难。这是模拟FFE没有成为常见产品功能的关键原因。

下一代EQ架构

随着数据速率的增加，HSIO器件和组件设计人员面临着不断缩小的时序预算(假设他们使用相同的编码/调制方案或降低信噪比，并假设使用更高级别的编码方案)。不管采用何种方法，对更有能力的EQ方案的需求依然存在。

由于需要处理更复杂的信道特性和EQ方案，器件设计人员转向了基于adc的接收机设计。基于adc的设计的优点包括能够使用更复杂的均衡和自适应方案以及扩展FFE/DFE分接长度。然而，随着基于ADC和dsp的EQ设计的增加，人们不应忽视这种设计方法带来的额外面积/功耗、带宽限制和复杂性方面的影响(参见图7)。

TX冷杉

与上一代设计相同。TX FIR的PPA保持不变。

RX CTLE和ADC

CTLE的作用保持不变，因为它被设计为执行ISI补偿。为什么不使用基于ADC和dsp的EQ来代替CTLE?要回答这个问题，我们必须看看基于adc的接收器是如何工作的。ADC是一种采样系统，它以符号或子符号速率对输入信号进行采样和数字化。这意味着我们需要知道时钟时间与预先确定的ADC分辨率。由于大多数接收器必须从传入信号中恢复时钟时间，因此使用CTLE将使时间恢复更快，更容易和更稳定。此外，CTLE将提高ADC输入信号的SDR。这意味着CTLE的性能与ADC的分辨率之间存在关系。众所周知，基于ADC的系统的性能和效率在很大程度上取决于采样率和ADC分辨率。在ADC前进行功能性CTLE将大大提高RX的整体PPA评分。

同样的论点也适用于VGA，它提供输入信号的幅度控制。CTLE提高了ADC输入信号的SDR, VGA通过将输入信号的动态范围与ADC的最佳工作范围(即ADC的感测尺度和线性度)匹配来提高信噪比。

RX基于adc的FFE

在ADC之后，如果ADC以符号速率采样一个数据点，则将在符号域中执行均衡。与模拟FFE相比，数字FFE在数学上不那么复杂，并且更具可扩展性，因为它是FFE系数和采样输入数据之间的卷积。它可以使用管道结构来实现，在这种结构中，当芯片面积和延迟仅随FFE分接长度线性增长时，吞吐量可以保持不变。因此，就PPA矩阵而言，提供具有长分接长度的FFE成为一种可行的解决方案，它可以以合理的成本处理远离主光标的反射和阻抗不连续。

基于RX adc的DFE

与基于adc的FFE相反，相对于FFE的情况，基于adc的DFE并没有从这种架构变化中获得太多好处。原因是，与模拟DFE情况一样，需要计算DFE调整并将其应用于数据路径，现在由一个符号UI内的ffe调整值表示。为了弥补DFE平差计算的时序要求，一种可能的方法是注入额外的延迟周期。基于adc的DFE和相关的延迟注入使得DFE在PPA矩阵中的效率降低。

ADC-specific因素

ADC的性能对于基于ADC的EQ架构至关重要。当今最先进的ADC设计将无法以线速率采样数据，因此，一组具有与ADC基本时钟相关的固定延迟时间的ADC用于以线速率获取每个UI的一个采样。在此过程中，会引入额外的延迟，并产生信号退化，即电容负载和噪声。因此，部分基于dsp的均衡器性能增益将被这种非理想性和延长的延迟所消耗。

选举委员会

FEC在25Gbps一代中得到了实践，并在50+ Gbps PAM4工作条件下显示了其必要性。在112Gbps及更高的速度下，FEC有望成为EQ架构的重要组成部分。我们的研究表明，FEC的性能取决于RX切片器处的信噪比、ISI和DFE系数/调整引起的突发误差以及调制方案。我们将在下一节中进一步讨论FEC在均衡方面的性能。

均衡器效果

我们利用我们自己的高速链路仿真平台[9][10][11]在112Gbps下进行了PAM4和PAM8的一系列仿真，以研究不同均衡方案的有效性。本文中给开云体育官网登录平台网址出的仿真结果来自我们的信道数据库(如表1所示)。这些信道模拟了真实情况，其中28GHz时的插入损耗约为30dB，具有真实的ILD(插入损耗偏差)和ICR(插入损耗串扰比)特性。

变送器配置如下:输出差幅= 1.0V_{p p (diff)}， 20%-80%升/降时间≈6ps, PAM4/8电平失配(RLM) = 0.95，回波损耗≈-10dB, TX BUJ(有界不相关抖动)= 0.04UI_{p p}， TX DCD(占空比失真)= 0.019 UI_{p p}， TX RJ(随机抖动)= 0.01UI_rms，和4-tap TX EQ与2个前光标和1后光标轻拍。

接收机配置如下:回波损耗≈-10dB, RX CTLE交流增益0 ~ 20dB，低频CTLE增益0 ~ 6db, VGA增益0 ~ 20dB, FFE有3个光标前抽头和最多36个光标后抽头，DFE有最多40个抽头。

TX和RX包有插入损耗～2.5dB在28GHz。链路拓扑如图8所示。

第一个实验是测试LEQ(线性EQ，由TX FIR, RX CTLE和RX FFE组成)和DFE在各种配置下的有效性。由于CTLE通常是预先确定的，具有有限的可调性，并且TX FIR和FFE在数学上是等效的，因此在本实验中，我们在固定TX FIR设置和扫描CTLE设置的同时调整FFE抽头长度。仿真结果如图9所示，其中在BER = 10时测量了接收机数据切片器处的大眼高度(EH)和大眼宽度(EW)^－４．为了观察LEQ/FFE和DFE的有效性，我们绘制了两种不同排列方式的模拟图。图9(a)绘制了先按FFE长度排序，再按DFE长度排序的EH/EW结果。图9(b)表示相同的数据，但先按DFE长度排序，再按FFE长度排序。

可以注意到一些观察结果:FFE的性能，在EH和EW方面，与它的抽头长度成正比。结果表明，随着FFE长度的增加，DFE几乎呈单调增长，并且DFE在这些联系中起到了补充作用。另一方面，与FFE相比，DFE的均衡效果不是线性的。对于这些通道，可以看开云体育官网登录平台网址出，无论DFE长度如何，都需要最小的5分接FFE。FFE和DFE之间的关键区别之一是FFE处理光标前ISI的能力，这些结果证明并支持了这一理论。此外，FFE还可用于补偿CTLE的不足和/或PVT变化。

第二个观察结果是，当FFE或DFE长度达到约30个水龙头时，最佳的EH/EW性能饱和。这再次与通道特性相吻合，在PAM4调制方案下，这些测试通道的显著反射和阻抗不连续都在112Gbps下的25到30UI左右结束。开云体育官网登录平台网址

我们还使用PAM8调制方案在112Gbps下进行了相同的实验，结果如图10所示。结果表明，在LEQ/FFE和DFE均衡效果方面，均有相同的趋势。PAM8的结果还表明，由于额外的调制水平和调制ISI，与PAM4相比，EH/EW进一步退化。虽然PAM8调制降低了符号速率和消耗更少的带宽，但与PAM4相比，均衡需求增加了。例如，对于通道#3，最小FFE长度大约增加5个分接，因为PAM8需要更复杂的均衡来实现相同的误码率性能。

接下来的实验是检验均衡方案处理不相关抖动和噪声的能力。由于不相关噪声通常无法有效地补偿，因此不相关噪声是hio系统中最具挑战性的因素。最常见的不相关噪声源包括串扰、电源噪声和转换后的抖动/噪声源(如通过限制放大器的抖动/噪声)。众所周知，线性均衡方案，如TX FIR、RX CTLE和RX FFE，不适合这些不相关的噪声，因为它们往往会放大这类噪声。另一方面，由于决策反馈机制，决策信号是无噪声的，因此DFE在处理不相关噪声方面更有效。

我们进行了一项实验设计，在控制串扰幅度的同时保持所有其他条件相同。选择通道#3是因为它代表最坏的通道，因此EH/EW结果不会饱和。以EH和EW为代表的仿真结果如图11所示。

我们增加了一个“无DFE”病例作为基线，并进一步将DFE长度延长到40个水龙头，以便更清楚地进行比较。仿真结果提供了一些有趣的见解:首先，从DFE长度为0时的EH数据点可以看出，串扰不直接由FFE补偿。结果表明，随着串扰幅值的增加，EH/EW逐渐减小，而FFE和DFE的系数不饱和，因此FFE和DFE不能补偿或消除串扰噪声。第三，DFE的有效性随着串扰幅度的增加而增加，在EH方面变得更加明显。最后，当串扰噪声比原串扰噪声高出15dB时，链路的BER不再达到10^－４因此，EH和EW都是零。

然后我们观察本实验接收机切片器处的SNDR，如图12(a)所示。与图11相比，SNDR图显示了串扰效应，其中最终的最佳SNDR，即最大FFE和DFE分接长度，与链路中串扰噪声的数量很好地一致。15dB串扰情况下，链路不能达到BER 10^－４， SNDR数字仍然可以在接收器的数据切片器处提取。我们使用无DFE情况作为基点进一步处理结果，并生成如图12(b)所示的图。图12显示了几个有趣的因素:首先，只要FFE达到最小量，或者更准确地说，是覆盖游标前和游标后ISI的线性均衡，DFE改善SNDR的能力就会显著提高，尤其是在FFE长度较短的情况下。然后，通过完全均衡，即使用30个FFE抽头，DFE将在严重不相关噪声条件下继续改善SNDR。最后，它表明，对于诸如串扰之类的不相关噪声，我们只需要几个DFE抽头就可以达到最佳效果。

在相同的实验中，采用PAM8调制方案，得到了类似的结果，如图13所示。它显示了与我们之前看到的相同的趋势，即PAM8虽然在较低的频率下运行，但需要更多的均衡才能达到最佳点。请注意，由于PAM8的符号电平分离小于PAM4，因此15dB情况无法工作，RX切片器无法检测或恢复数据，无论EQ设置如何。与PAM4的情况相同，结果还指出需要一个短的DFE来补偿不相关噪声。

FEC是下一代均衡的重要组成部分。我们的研究表明，FEC的性能，即通常在10个尺度上的BER改善量，取决于多种因素，包括FEC方案，接收器处看到的残余噪声，调制方案(例如NRZ, PAM4, PAM8)，编码方案(例如线性编码，灰度编码)，均衡方案和设置。图14显示了PAM4和PAM8调制方案之间的Reed Solomon RS(544, 514, 10) FEC误码率增益比较。

从图14中，我们可以看到FEC误码率增益从PAM4下降到PAM8。这是因为在NRZ方案中，只有两级，所以当噪声出现在外区时，不会有进一步的误差扩展。在PAM4或PAM8中，在符号电平的两端发生的噪声将继续增加错误概率，因为它旁边很有可能存在另一个符号电平。另一个关键因素是ISI和DFE分接系数引起的突发误差。当噪声引起决策错误时，DFE的反馈机制将经历一个延长的错误周期。决策错误的概率随着DFE抽头系数的增大而增大。FEC特性表明需要限制DFE系数。这意味着设计人员需要仔细地平衡均衡方案，以维持解决方案空间。此外，如果由于FEC的考虑，DFE的能力将受到限制，这意味着系统开发人员将需要仔细控制系统中不相关噪声的数量，例如串扰。

结论和下一步

在本文中，我们回顾了信道均衡方案，并从性能，功率和面积(PPA)效率方面解释了每种均衡器方案的优缺点。随着数据速率的提高和半导体工艺的进步，均衡方案的选择也会发生相应的变化。我们还解释并比较了基于模拟的EQ架构和基于adc的收发器设计，前者用于大多数运行速度低于56Gbps的收发器，后者将成为运行速度为112Gbps及以上的收发器的主流设计方法。随着先进的工艺节点的出现，阻碍基于adc设计的功率和面积变得更容易接受，同时它可以使用DSP方法实现更复杂的均衡方案。

我们还进行了一系列实验来检验均衡方案的有效性，特别是CTLE、FFE、DFE和FEC。我们得出结论，虽然DFE能够在相对较短的分接长度下降低信道ISI，但需要FFE来补偿前光标ISI，弥补CTLE的不足，并补偿收发器的PVT变化。此外，就其均衡能力和相对而言在DSP领域的实现而言，FFE被证明具有更高的可扩展性。我们还定量地证明了DFE在处理不相关噪声(如串扰)方面的有效性。当使用CTLE和FFE等线性均衡器充分补偿信道ISI时，长度相对较短的DFE可以帮助系统提高SNDR和BER。

我们还讨论了FEC及其与均衡方案的相互作用。我们的研究表明，为了提高FEC性能，系统开发人员和器件设计人员需要仔细平衡EQ方案并选择链路组件。

展望未来，下一代串行链路有许多开放的领域和挑战。例如，基于adc的收发器设计的延迟要大得多，这对于某些应用来说将是一个问题。对PAM4和PAM8以外的高级调制方案的探索将再次出现，以满足未来更高数据速率的需求。

这篇论文发表于DesignCon 2018。

参考文献

b[1] ITRS高速I/O速度路线图(2013修订版)，ITRS, 2013。

[10] J. Kurzweil:《数字通信导论》，纽约，John Wiley & Sons出版社，2000。

[10] J. Proakis，数字通信，第四版，纽约，McGraw-Hill, 2001。

李先生，高速下的抖动、噪声和信号完整性，普伦蒂斯大厅，ISBN 0132429616, 2007。

[5]”了解Stratix IV GX器件的预强调和线性均衡特性，应用笔记AP-602, Altera Corp.， 2010。

[6]刘杰，林晓霞，"高速通信系统中的均衡，”IEEE电路与系统杂志，第4-17页，2004。

[10]郭志强，张建军，基于数字通信的纠错编码。全会出版社，1981年。

[10]岛内明，吴宏，李明，高速串行链路误码率仿真的行为FEC模型， DesignCon 2018, Santa Clara, CA。

[9]李议员和岛内先生，”高速链路抖动和误码率混合仿真新方法， DesignCon 2011。

[10]李明，岛内明，吴宏，高速链路建模与仿真研究进展，中金公司2013。

[10]吴辉，岛内明，李明，低误码率条件下满足超长数据模式的高速链路仿真策略， DesignCon 2014, Santa Clara, CA。