www.lambexpress.com/articles/1216-methodology-for-analyzing-reference-clock-phase-noise-in-high-speed-serial-links

如何评估高速串行链路中的参考时钟相位噪声

加里Giust

2019年5月3日

大多数高速数字通信标准不包括参考时钟抖动的规范。相反，抖动是为串行数据信号指定的，其中一部分来自refclk。因此，这些标准间接限制refclk抖动。该方案给设计者很大的自由选择参考时钟和预算抖动相应。传统上，实时示波器被用于确定串行数据信号中的抖动遵从性。这种分析很简单，因为基于示波器的时间间隔误差(TIE)抖动测量观察到的抖动与实际系统类似(其抖动滤波可以在示波器中执行的软件中模拟)。

另一方面，时钟抖动分析传统上源自相位噪声分析仪，由于其固有的较低的仪器噪声下限。由于示波器和相位噪声分析仪观察抖动的方式不同，因此从这两种仪器中获得相同的值可能具有挑战性。本文提出了一种基于相位噪声的方法，该方法提供了与示波器产生的TIE抖动相似的值。

串行总线®是为SERDES参考时钟定义抖动限制的少数标准之一。自2003年成立以来，PCI Express已经使用实时示波器定义了参考时钟抖动一致性测试。但是数据速率的稳步增长降低了时间裕度，以至于许多低抖动refclks评估到PCI Express基本规范修订版4.0[1]主要是由测试环境引入的抖动。作为回应，时钟和计时行业独立创建了三种不同的算法[2-4]来减去测试环境添加的抖动。为了避免这种情况，在PCI Express基本规范修订版5.0中，版本0.9[5]取消了refclk合规负载板，这锐化了时钟边缘，减少了示波器垂直噪声到抖动的转换。此外，版本0.9包含了一种基于相位噪声的替代的、新的、规范的refclk抖动符合性方法，该方法提供了与PCI-SIG相同的值®传统的基于示波器的方法(没有从测试环境中添加抖动)。本文介绍了这种方法，它已被采用到PCI Express 5.0中。虽然下面将在PCI Express上下文中讨论，但这种方法通常适用于分析通过任何基于锁相环的系统的信号，包括任何高速串行数据通信标准中的参考时钟。

锁相环如何观察相位噪声

锁相环(PLL)是许多数字和射频系统的基本构件。图1 (a)显示了一个示例锁相环，其鉴相器比较相应的输入和反馈边，并输出与它们相位差成比例的脉冲，然后对其进行滤波以控制压控振荡器。在本例中，相位检波器在其上升边缘中点对其输入进行采样。因此，平均抽样(F_年代)和输入时钟频率(F_在)是平等的。抖动的谱分量位于奈奎斯特频率(F_年代/2)混叠，或折回，采样后低于奈奎斯特频率。图1 (b)说明了锁相环的抖动传递函数，其低通滤波特性在奈奎斯特频率F的整数倍上反映在光谱边界上_年代/ 2。在奈奎斯特频率以下，落在锁相环带宽内的抖动频率不受衰减，而落在此带宽外的抖动频率则受到环路响应的衰减。图1 (c)使用对数x轴绘制具有5 MHz闭环带宽的锁相环的类似传递函数。图任意绘制到1 GHz。

图1。锁相环(a)示相检波器采样的方框图，以及带有(b)线性和(c)对数x轴的示例抖动传递函数

图2 (a)说明了一个闭环带宽为1 MHz的锁相环[6]如何过滤100 MHz输入信号中的相位噪声。绿色的“滤波器”曲线显示了锁相环在500mhz任意偏置频率下的抖动传递函数。请注意，x轴表示来自载波的频率偏移，适用于相位噪声，因此x轴上的500 MHz偏移将出现在信号频谱中的600 MHz(例如500 MHz偏移加上100 MHz载波)。100 MHz输入信号的相位噪声也显示在图2 (a)中，使用标记为“原始数据”的黑色曲线。添加滤波器和原始数据曲线产生蓝色的“滤波数据”曲线，它表示输入信号的相位噪声有多少通过锁相环出现在输出信号中。过滤后的相位噪声曲线可以在感兴趣的偏移频率范围内进行积分，将其转换为抖动。[7]

然而，有几个问题使这种集成变得复杂。首先，图2 (a)所示的原始数据曲线不可能在高偏置频率下测量。相位噪声分析仪仪器直接测量相位噪声，但它只能测量到相当于基本时钟频率的一小部分的偏置频率。因此，图2 (a)中绘制的原始数据曲线仅供说明。

实际上，100 MHz时钟信号中的相位噪声只能直接测量到30或40 MHz的最大偏置频率，这取决于仪器。高偏置频率下的相位噪声可以用频谱分析仪估计。然而，由于频谱分析仪不能区分相位噪声和幅度噪声，任何频谱分析仪对相位噪声的分析都假定相位噪声在所有偏置频率上占主导地位。当这不是真的，准确性下降，这可能导致结果乐观或悲观取决于几个因素[8]。对于精密时钟源，相位噪声通常主要出现在近内偏置频率。振幅噪声和/或调制可能在更远的地方占主导地位。

其次，在对滤波后的相位噪声进行积分之前，必须确定积分极限。较低的积分极限通常由应用程序设置，例如接收机观测到的抖动传递函数的带宽。积分上限应该延伸到相位噪声下降到一个不显著的水平。人们可以假设这发生在发送SERDES锁相环中相位检波器块的模拟输入带宽附近。例如，如果相位检波器的模拟输入带宽是600 MHz，那么滤波后的相位噪声曲线应该集成到500 MHz的偏置(例如，600 MHz模拟带宽减去100 MHz载波等于500 MHz偏置频率)。然而，信号测量的相位噪声与其振幅无关，至少在其振幅接近仪器的噪声底限之前是如此。因此，对于一阶，当信号通过锁相环时，输入信号的相位噪声不受相位检波器模拟输入带宽的影响。

这些问题使得很难确定将滤波相位噪声转换为抖动的积分上限，我们将在下面讨论这个问题。

图2。通过(a)在输入相位噪声原始数据(黑色)曲线中添加一个锁相环抖动传递函数(绿色曲线)，或(b)在将其添加到锁相环抖动传递函数(绿色曲线)之前，将位于奈奎斯特频率(50 MHz)以上的输入相位噪声(虚线曲线)混叠到它下面(黑色曲线)，以导出输出滤波数据相位噪声(蓝色)曲线

顺便说一句，图2 (b)提供了采样过程[6]中相位噪声混叠的另一种视图。而不是镜像位于F下面的抖动传递函数_年代/2跨越光谱边界位于F的整数倍_年代/2(即50mhz)如图2 (a)所示，我们可以选择折叠位于F上方的原始数据曲线的部分_年代/2跨越这些光谱边界出现在F_年代/ 2。图2 (b)说明了这一概念，其中原始数据曲线F_年代/2(虚线从50 MHz到500 MHz偏移频率)在F以下混叠_年代/ 2。现在，可以将图2 (b)中的Filter曲线分别添加到图2 (b)中的10条原始数据曲线中的每一条上，以计算图2 (b)中所示的Filtered Data曲线。对图2 (b)中每条Filtered Data曲线下的合并区域进行积分，在数学上等同于对图2 (a)中所示的整个Filtered Data曲线进行积分

串行数据链如何观察Refclk相位噪声

知道了锁相环采样时输入相位噪声的别名，我们现在可以模拟串行数据通信链路的抖动传递函数。作为示例，我们将使用PCI Express[1,5]使用的公共时钟计时体系结构，如图3所示。这里，参考时钟相位噪声X由发射锁相环抖动传递函数H滤波₁，接收锁相环和CDR抖动传输函数H₂和H_3.,分别。注意H_3.为图3中32 GT/s链路建模。整个系统的抖动传递函数Y是H的函数₁H₂H_3.T为发送和接收路径之间的refclk时间延迟。因此，在输出数据上出现的来自参考时钟的相位噪声量计算为X乘以Y。

图3。PCIe5 32gt /s系统抖动传递函数(Y)在共时钟定时架构中用于滤波refclk相位噪声(X)。

32 GT/s的PCI Express 5.0需要用16种不同的系统抖动传递函数对refclk进行滤波。对于给定的refclk，导致最高抖动的最坏情况函数被计算并绘制在10 kHz和30 MHz之间，如图4 (a)中的绿色“Filter”曲线。原始测量相位噪声数据也绘制在图4 (a)中，作为标记为“原始数据”的黑色曲线。最后，通过添加滤波曲线和原始数据曲线计算滤波后的相位噪声数据，并在图4 (a)中绘制为标记为“滤波数据”的蓝色曲线。

传统的PCI-SIG分析使用实时示波器评估100 MHz参考时钟中的TIE抖动。该方法对时钟波形中每个上升边的TIE抖动进行采样，使抖动的频谱分量高于50 MHz的奈奎斯特频率，混叠低于50 MHz，正如在实际系统中所做的那样。因此，TIE抖动频谱扩展到50 MHz，并正确地混叠抖动的高频成分(正如在实际系统中所做的那样)。

相比之下，相位噪声分析仪包括一个低通滤波器，防止测量相位噪声的偏置频率等于时钟频率的一半(例如50 MHz)。因此，常见的行业实践[3]将最后测量的相位噪声数据点扩展到50 MHz偏移频率，以匹配TIE抖动频谱的外观。图4 (a)通过使用红色段将三条曲线中的每一条从30 MHz扩展到50 MHz来说明这种做法。

图4。(a)不考虑相位噪声扩展，(b)考虑由锁相环采样时的相位噪声混叠

这里的问题是，TIE抖动频谱包括抖动的混叠分量，而图4 (a)所示的相位噪声频谱则没有。为了解释混叠，图4 (b)使用(1)一条红线将最后测量的“原始数据”相位噪声数据点扩展到2 GHz的任意值，(2)通过在位于奈奎斯特频率整数倍(即50 MHz)的频谱边界上镜像它来扩展绿色滤波器曲线。如图4 (b)所示，滤波后的相位噪声数据为蓝色曲线，标记为“滤波后的数据”，现在占相位噪声的混叠分量，其偏置频率为2 GHz。或者，如上面的图2 (b)中所讨论的，相位噪声可以扩展为平坦线到2 GHz，然后在滤波之前镜像回50 MHz以下(未显示)。滤波后的相位噪声数据可以被集成，转换为抖动。[7]

在执行此集成时，我们观察到100 kHz以下的滤波相位噪声足够低，可以忽略。然而，2 GHz左右的滤波相位噪声是显著的，事实上，在积分中占主导地位。结果是，类似于上面的锁相环分析，我们不能定义上积分极限来从滤波后的相位噪声中获得抖动。需要进一步的分析。

动机

我们的目标是找到一种从相位噪声中获得抖动的方法，该方法与传统上用示波器测量的TIE抖动相匹配(没有从测试环境中添加抖动)。由于示波器观察到的抖动与真实系统相似，我们将其结果作为其他方法判断的金标准(假设示波器没有增加大量的抖动，或者可以在后期处理中减去)。本文的其余部分总结了一项详尽的研究[9,10]，以确定这样的方法[7]。这项研究分析了四家不同公司生产的九种不同的时钟设备。该设备被选择覆盖范围广泛的抖动值，跨越两个数量级。

测试设置

本研究中使用的测试设置如图5所示。根据传统的PCI-SIG方法[1,5]，用示波器[11]测量refclk抖动。本研究使用Keysight Technologies的示波器型号DSA91204A，频率为40 GS/s，其抖动结果之前与其他制造商的示波器[9]相关。PCI Express 5.0基本规范[5]要求被测时钟设备(DUT)直接连接到示波器，如图5 (a)所示。此外，在本研究中，DUT通过优化的[12]balun连接到相位噪声分析仪或频谱分析仪仪器，如图5 (b)所示。在相位噪声分析仪和频谱分析仪模式中都使用了罗德舒瓦兹(R&S) FSWP。此外，还使用Keysight Technologies E5052B型相位噪声分析仪来验证最终的方法。

图5。使用(a)示波器和(b)相位噪声分析仪和频谱分析仪测试测量抖动的设置

测试数据

作为参考，9个时钟设备的信号完整性如图6 (a)所示，以及图6 (b)中上升边缘跃迁的放大视图。时钟设备在图例中使用字母a到i匿名标识。所有设备的示波器采集带宽都设置为最佳值2 GHz，除了设备a，其最佳带宽为5 GHz。在0V处的瞬时时间交叉被插值，并用于计算16个所需的GEN-5抖动滤波器[5]中的每个连续100万个TIE抖动值。下面我们将把这个过程称为“PCI-SIG传统抖动方法”。

图6。获得了9个时钟设备的示波器波形，显示(a)一个周期，(b)上升边缘过渡

接下来，测量从测试环境中添加的抖动，并从PCI-SIG传统抖动值中减去[2,13]。我们将在下文中将此过程称为“PCI-SIG传统抖动方法减去作用域垂直抖动”。在这16个抖动值中，最坏的情况，或最高抖动，角被挑出来作为比较下面各种相位噪声方法的黄金参考。

的r和s FSWP仪器最初用于分析相位噪声,结果如图7所示(一个)。相位噪声分析仪和频谱分析仪模式使用上方和下方,分别30 MHz频率偏移,有一个垂直的虚线在图7 (a),供参考,一个方程的顶部显示了输出电压图7 (a)为每个模式,只提醒读者,相位噪声分析仪观察相位噪声(ϕ),而一个频谱分析仪观察振幅噪音(B),振幅调制(A)，相位噪声(φ)[8]。频谱分析仪数据扩展到设备的最佳示波器采集带宽。图7 (b)与(a)相似，但省略了马刺，启用了1%的平滑。这使得更容易观察设备的随机噪声底，如预期的那样，随着偏移频率的增加而滚掉。图7 (c)绘制了30mhz以下的原始相位噪声分析仪数据，并在每个设备的优化示波器采集带宽的更高偏置频率上追加了一个平坦扩展区域。

图7。9个时钟器件的测量相位噪声数据显示(a)原始和(b) 1%平滑相位噪声数据，其中省略了下面的相位噪声分析仪和上面的频谱分析仪测量的杂散，分别为30 MHz偏置频率(用虚线标记)，以及(c)原始相位噪声分析仪数据仅附加了30 MHz以上的平坦扩展

方法的结果

抖动来自图7 (a)相位噪声，通过应用从示波器分析中观察到的最坏情况抖动滤波器角，然后将滤波后的相位噪声(未显示)集成到所有偏置频率上。下面我们将把这种方法称为组合原始相位噪声和频谱分析仪方法，或“组合PN + S/A方法，原始”。抖动也来自图7 (b)，使用相同的过程，我们将在下面称为“组合PN + S/A方法，平滑”。最后，抖动从图7 (c)中得到，通过应用相同的最差情况抖动滤波器，然后以50 MHz的步长将从10 kHz到50 MHz到1 GHz的各种偏置频率的滤波相位噪声数据(未显示)集成在一起。也就是说，集成上限是50 MHz、100 MHz或150 MHz，等等，最高可达1 GHz。下面我们将把这种方法称为“PN to x MHz w/ flat ext.”方法，其中x表示积分的上限。

图8总结了关键抖动结果。来自传统的基于PCI-SIG示波器的方法的数据使用开红色的“o”符号绘制。从该数据中减去由示波器垂直子系统引入的抖动，产生如图8所示的填充红色“o”符号，它建立了评估所有相位噪声方法的基线。

图7 (a)和(b)所示的组合相位噪声分析仪和频谱分析仪模式分别为原始数据和平滑数据推导出的抖动，使用三角形和“*”符号用蓝色表示。注意，设备I的蓝色三角形位于930 fs RMS，位于绘制区域之外。在图7 (c)所示的带有平面扩展的相位噪声所产生的抖动中，最佳匹配(与填充的红色“o”符号)发生在200 MHz偏置频率的上限积分极限。该数据在图8中用绿色“×”符号表示。作为参考，集成上限为50mhz时对应的抖动用绿色“+”符号表示。剩余的计算得到的带平面扩展的相位噪声不值得注意，在图8中省略。

图8。总结比较示波器和相位噪声方法的抖动结果

数据分析

在图8中观察到两个有趣的异常值。设备F包含PN + S/A组合方法的离群值，设备H包含带有平面扩展的相位噪声方法的离群值。另外，设备G对所有方法都产生了大致相同的结果。图9 (a)对这三个器件进行了一些有趣的方法隔离，并将它们映射到图9 (b)中的平滑频谱以进行进一步分析。

图9。详细分析F和H设备的异常值数据，与参考设备G进行比较

图9 (a)中显示的设备G的方法与设备a - d、E和i的抖动匹配得相对较好，有趣的是，图9 (b)中显示的设备G的频谱显示了平坦扩展区域高估了观测到的相位噪声，随着偏移频率的增加而消失。另一方面，平面扩展区域结束于200 MHz，与示波器方法相比，低估了观测到的相位噪声，示波器方法将相位噪声混淆到至少2 GHz的采集带宽。该数据表明，这两种非理想状态引入的误差在最佳积分上限200 MHz时相互抵消。

作者推测，为什么这个200 MHz偏置频率导致抖动的准确估计，是因为谐波(在理想方波中)的振幅随着频率[14]的增加而减少，这样一个100 MHz数字时钟信号的第三次谐波，发生在200 MHz偏置频率上，比所有更高的谐波都要大。因此，三次谐波对抖动的贡献可能大于高次谐波的贡献。

如果我们假设图9 (b)中设备G的频谱分析仪数据代表相位噪声，那么在频谱分析仪相位噪声积分中占主导地位的区域可以通过在曲线上方画一条- 10db /decade的线来定位，并降低它，直到它与曲线[15]相交。交点确定了对这个积分的主要贡献，或抖动值。在图9 (b)中，可以观察到这种交集发生在设备G的三次谐波处。相位噪声谱在三次谐波以上显著滚转，可以安全地忽略。因此，对抖动的主要贡献可以通过积分到等于时钟频率两倍的偏置频率(即第三次谐波)来捕捉。

如图9 (b)中设备G所示，通过将最后一次测量的相位噪声数据点扩展到时钟频率的两倍，与表示频谱分析仪数据的蓝色曲线相比，表示相位噪声扩展的绿色曲线高估了30至150 MHz偏移量之间的相位噪声，低估了150至200 MHz偏移量之间的相位噪声(注意，对对数x轴积分给予更高频率区域更大的权重)。这些相反的因素相互抵消，导致滤波相位噪声与平坦扩展到200 MHz的集成，以近似真实抖动。

接下来让我们分析图9 (b)中设备F的离群值，它显示了从100 MHz偏移量开始频谱能量密度的大幅增加。由于频谱分析仪同时测量幅度噪声/调制和相位噪声，这种增加似乎是由相位噪声以外的东西引起的，特别是考虑到集成的带平面扩展的相位噪声方法对图9 (a)中示波器产生的抖动提供了出色的匹配。因此，设备F频谱分析仪数据在集成时高估了由于相位噪声引起的抖动。不幸的是，从频谱分析仪得到的相位噪声数据总是有这个潜在的问题。虽然相位噪声分析仪仪器也可以单独测量振幅调制，但这种能力在偏置频率上不能超过几十MHz。因此，似乎没有一种简单的方法来筛选振幅噪声/调制何时在相位噪声的频谱分析仪图中占主导地位。

也有趣的频率谱定义边界附近的数据点之间的间距在奈奎斯特频率的整数倍(如50 MHz, 100 MHz、150 MHz,等等)使用频谱分析仪间距为太远远跟随过滤器曲率在这些边界如图4所示(b),也就是说,频率间距在200 MHz抵消相位噪声数据获得的频谱分析仪是兆赫,而滤波器在200兆赫偏置附近的变化发生在千赫尺度。这为基于频谱分析仪的方法引入了另一个潜在的大误差来源。由于这些原因，我们不愿推荐从频谱分析仪数据[8]衍生的抖动方法。

设备H呈现出第二个异常值。在这里，带平面扩展的相位噪声方法显示了一个糟糕的匹配。分析图9 (b)中的器件H，观察到较大的谐波。第二次谐波(200 MHz)发生在100 MHz频率的偏置(从100 MHz载波);第三次谐波(300 MHz)发生在200 MHz的偏置频率上，依此类推。这些谐波是通过频谱分析仪和基于示波器的方法捕获的，但不是通过带平面扩展的相位噪声方法(导致它低估了真实的抖动)。具有大谐波的器件在其基本时钟频率(100 MHz)上具有非常高和宽的相位噪声，或近相位噪声。这样的设备通常不用于对抖动敏感的应用程序。例如，PCI Express 5.0[5]将refclk抖动限制为150 fs RMS。

图10说明了如何通过相位噪声掩模测试轻松筛选这种器件，忽略了杂散。例如，设备H和I由于近相噪声过大而无法通过掩码测试。其余的设备通过掩码测试，并可以随后过滤和分析如上所述。这种方法类似于许多高速串行数据通信标准中常见的眼罩测试，通过眼罩测试是证明抖动遵从性的必要条件，但不是充分条件(随后需要更详细的浴缸或其他抖动遵从性测试)。

图10。为了改善匹配，相位噪声掩模测试可以筛选出具有不现实的高近相位噪声的时钟器件

结论

时钟和计时行业通常从相位噪声分析仪测量中获得时钟信号中的抖动。另一方面，高速串行数据通信标准通常使用示波器测量串行数据信号中的抖动。PCI Express是指定参考时钟抖动要求的少数标准之一。历史上，PCI-SIG要求使用实时示波器测量refclk抖动。最近数据速率的增加需要更低抖动的参考时钟，以至于今天，基于示波器的测试环境所增加的抖动已经不能再被忽视了。这促使我们创建了一种基于相位噪声的方法，通过传统的PCI-SIG示波器方法获得相同的抖动值。为了找到合适的方法，本文使用各种示波器和相位噪声方法分析了来自四家制造商的9个时钟器件。

结果表明，传统的将相位噪声扩展和积分到奈奎斯特频率的方法忽略了混叠，从而低估了与示波器或实际系统相比所观察到的抖动。通过了解采样系统中相位噪声的别名，我们创建了一种方法来滤波相位噪声并推导抖动[7]。根据经验，我们通过将最后测量的数据点扩展到等于基本时钟频率两倍的偏置频率，将该方法改进为后处理相位噪声。最终推荐的相位噪声方法在减去由示波器增加的抖动后，产生的抖动值与传统的基于示波器的测量值相匹配。因此，这种相位噪声方法被采用到PCI Express Base Specification Revision 5.0 Version 0.9[16]中，作为传统的基于PCI- sig示波器的refclk抖动方法的替代规范测试。

顺便说一句，数据转换器行业根据数据转换器上的信噪比测量，经验推导出(至少十年前)相同的相位噪声积分上限为基本时钟频率的两倍[17-19]。本文提供了一个独立的分析来证明这个“2倍”的经验法则。

请注意，为了与PCI-SIG要求保持一致，假定伪相位噪声(来自SSC的除外)很小，因此在后期处理中不能忽略。然而，其他希望采用这种方法的标准在推导抖动的随机分量时可以选择省略马刺。虽然上述讨论主要针对随机相位噪声来获得抖动的随机(RMS)分量，但可以对杂散相位噪声频谱进行类似的分析，以获得抖动值的确定性(峰-峰)分量。

总之，这里提出的相位噪声方法比相应的示波器方法实现起来更快更简单。由于相位噪声分析仪具有比示波器更低的噪声下限，因此在未来的高速串行链路中，随着时间裕度的缩小，这种方法也更容易扩展。最后，这种方法比示波器方法更适合于分析时钟信号，因为相位噪声数据很容易获得精确的时钟源。

文章发表于《SIJ》2019年7月刊，技术特稿:第42页．

免责声明

PCI、PCI Express、PCIe和PCI- sig均为PCI- sig的商标或注册商标。本文中提出的所有观点、判断和建议都是作者的观点，并不一定反映PCI-SIG的观点。

参考文献

[1]“PCI Express Base Specification Revision 4.0 Version 1.0，”PCI- sig(2017年9月27日)，www.pcisig.com

[2]“注释-5，从RMS抖动测量中去除示波器噪声，”G. Giust, F. Benford，技术说明，JitterLabs(2017年7月25日)，https://www.jitterlabs.com/support/publications

[3]“8GT/s和16GT/s系统的Refclk Fanout最佳实践”，G. Richmond, SiLabs, PCI-SIG开发者大会，加州圣克拉拉(2017年6月7日)，www.pcisig.com

[4]“PCI Express测量技术的Gen5和超越白皮书，”R. Wade, J. Hsu, J. Tajnai, J. Bal, IDT(2018年1月9日)，https://www.idt.com/document/whp/pcie-measurement-techniques-gen5-and-beyond-white-paper

[5]“PCI Express Base Specification Revision 5.0 Version 0.9，”PCI- sig(2018年10月18日)，www.pcisig.com

[6]“相位噪声别名为TIE抖动，”G. Giust，信号完整性杂志(2018年7月23日)，//www.lambexpress.com/articles/912-phase-noise-aliases-as-tie-jitter

[7]“分析来自电子设备的信号中的相位噪声的方法和设备”，正在申请专利，JitterLabs LLC，www.jitterlabs.com

[8]“噪声过程对抖动和相位噪声测量的影响”，G. Giust，信号完整性杂志(2018年4月8日)，//www.lambexpress.com/articles/800-influence-of-noise-processes-on-jitter-and-phase-noise-measurements

[9]“PCIe5 Refclk抖动分析的方法”，G. Giust, PCI-SIG电气工作组会议(2018年1月19日)，www.pcisig.com

[10]“确定匹配范围抖动测量的相位噪声方法的研究”，G. Giust, rev. 6, PCI-SIG电气工作组会议(2018年5月24日)，www.pcisig.com

[11]“Note -3，如何设置一个实时示波器来测量抖动，”G. Giust，技术笔记，JitterLabs(2016年2月16日)，https://www.jitterlabs.com/support/publications/note3/note3

[12]“用巴伦测量相位噪声”，G. Giust, D. Jorgesen，《微波杂志》，第59卷，第10版(2016年10月)，第84-100页。

[13]“在噪声中表征信号”，正在申请专利，JitterLabs LLC，www.jitterlabs.com

[14]“信号和电源完整性-简化(第三版)”，E. Bogatin, Prentice Hall(2018年1月12日)，第2.7章。

[15]“通过检查确定相位噪声的主要来源”，G. Giust, Note-4, JitterLabs LLC，https://www.jitterlabs.com/support/publications/note4/note4

[16]“PCI Express Base Specification Revision 5.0 Version 0.9，”章节8.6.7,PCI- sig(2018年10月18日)，www.pcisig.com

[17]“采样系统和时钟相位噪声和抖动的影响，”B. Brannon, AN-756，模拟器件(2004)，www.analog.com/an - 756

[18]“模数转换器时钟优化，一个测试工程的角度，”R. Reeder, W. Green, R. Shillito，模拟对话，42-02，模拟设备(2008年2月)，https://www.analog.com/en/analog-dialogue/articles/analog-to-digital-converter-clock-optimization.html

[19]“数据转换器接口”，W. Kester，模拟数字转换，第6.5章，模拟器件，https://www.analog.com/media/en/training-seminars/design-handbooks/Data-Conversion-Handbook/Chapter6.pdf

Gary Giust就职于SiTime，定义和生产行业领先的定时解决方案。在加入SiTime之前，Gary创立了JitterLabs，这是一个推广、选择和认证计时设备的独立实验室。他曾在Applied Micro, PhaseLink, Supertex, Cypress Semiconductor和LSI Logic担任工程和营销职位。Gary是计时技术和应用方面的行业专家，喜欢在加州大学圣克鲁兹分校、硅谷推广中心和其他地方教授行业专业人士。他与人合著了一本关于时序的书，是一位受邀演讲者，在贸易和参考期刊上发表过国际文章，曾担任以太网联盟背板小组委员会的技术主席，并拥有18项专利。Gary获得了亚利桑那州立大学坦佩分校的博士学位，科罗拉多大学博尔德分校的硕士学位，以及新罕布什尔大学达勒姆分校的学士学位，专业均为电气工程。