使SI工程师能够分析多千兆串行链路和内存接口

早在2007年，EDA公司就合作推动了IBIS标准的扩展，称为算法建模接口(AMI)，以实现多千兆串行链路接口的仿真。这与通道(与传统电路相反)模拟相结合，使许多比特的流量能够被模拟。当时的数据速率通常在2.5到5Gbps之间，和今天的DDR4和DDR5差不多。

有几件事推动了对串行链路中的信道仿真和AMI的原始需求。一个是要求在特定的误码率(BER)下分析眼图与掩膜(即波形保持区域)。通过经验模拟来确定误码率是不现实的(模拟1e16位在今天仍然是不现实的)，因此有必要通过统计外推来计算误码率。但要可靠地做到这一点，必须从一个大的分布和大量的样本开始，就像你模拟数十万甚至数百万比特的流量时得到的那样。

图1所示。传统电路仿真采用矩形掩模进行符合性检查

这一壮举对于传统的电路模拟来说仍然是不切实际的，传统电路模拟在数百位流量范围内给出了合理的运行时间(见图1)。为了解决这个问题，引入了第一个商业“信道模拟”。在这里，假设线性时不变(LTI)，找到通道的脉冲响应，并将其与一个大的输入刺激进行卷积，以在接收器上非常快速地生成大量波形。突然之间，在几分钟内就可以模拟几百万比特，可以对眼睛分布进行分布，并且可以对其进行后处理以产生浴盆曲线，并且可以计算接口的误码率(参见图2)。

图2。眼密度被后处理以产生浴盆曲线用于BER分析

在此基础上，下一步是对高级均衡(EQ)进行建模，这种均衡开始变得普遍(参见图3)，如前馈均衡(FFE)、连续时间线性均衡(CTLE)和决策反馈均衡(DFE)。同样，电路模型太慢，无法有效地模拟实时自适应均衡器，因此AMI的诞生是为了提供带有工业标准(IBIS) API的可执行模型，可以在运行时链接到通道模拟器中。业界也迅速效仿，从那时起，每个人都在模拟串行链路接口。

图3。先进的接收机模型可以采用多个EQ功能级联在一起

现在，这种情况再次发生，但这次使用的是DDR接口。随着DDR4的JEDEC规范的发布，DDR内存接口从传统的设置和保持时序转变为特定ber的基于掩码的遵从性标准，就像串行链路一样。然后DDR4控制器IP开始使用像FFE和ctle一样的EQ -就像串行链路一样。使用DDR5时，存储设备在接收信号时开始使用DFE——就像串行链路一样(见图4)。随着数据速率的提高，内存接口拓扑开始越来越接近点对点拓扑——就像串行链路一样。这里有什么规律吗?

图4。通道模拟结果(2D和3D)有和没有均衡

由于内存接口数据速率已经上升到串行链路曾经占据的高度，串行链路建模和仿真技术已经渗透到DDR领域。例如，在2017年年中，Cadence发布了业界首个用于DDR设备的AMI模型，为其DDR4控制器IP提供了AMI模型。六个月后，美光推出了业界首款用于DDR5 DRAM的DDR存储设备AMI模型。使用AMI模型作为控制器，Micron AMI模型作为存储器，联合客户成为第一家使用AMI模型运行DDR接口通道仿真的系统公司。

这一次最大的区别之一是生成AMI模型的能力。它们就像“汽车的燃料”，可以这么说，汽车就是像SystemSI这样的频道模拟器。回到针对串行链接的第一波AMI建模浪潮，开发AMI模型需要一部分程序员、一部分SerDes架构师和一部分SI工程师，基本上是从零开始。那张维恩图很快就变得很薄，所以在图中间的几个人花了很多钱为那些需要的人开发模型。有了这第二波浪潮，现在存在的工具可以直接从一组丰富的已知好的库模块中构建高质量的AMI模型，并使用基于向导的UI来完成整个过程。

以CTLE为例。这些基本上是峰值滤波器，可以很容易地用时域、实虚图、幅度与频率、极点零或有理函数格式来描述。这些都可以导入到一个工具中，比如(我公司的)Cadence AMI Builder，如下所示:

图5。使用外部文件描述过滤器特征的向导驱动的AMI建模方法

如果你能使用SI工具，并且对你正在建模的EQ有所了解，那么你现在就可以相当快地到达那里。

当然，还有其他区别，比如单端代替差分信号，外部频闪灯代替时钟恢复。但旧的东西又变成了新的。信道仿真和AMI建模2.0即将到来。这次我们可以自己做燃料，不用再排长队，也不用再花大价钱了。

我认为这是一种进步。