PCIe跨车道收发器优化的外环均衡

本文介绍了使用PCIe Gen4规范[1]中引入的PCIe Gen4车道裕度能力来优化PCIe跨车道发送/接收(收发器)的外环均衡概念。经典的PCIe收发器车道优化，在这里被称为内环路均衡，是在每个车道的基础上完成的，而不关注相邻车道的状况。相邻的车道可能有多余的操作裕度，并作为一个攻击它的邻居。另一方面，相邻车道可能是受害者，如果攻击者相邻车道的超额操作裕度可以减少，则相邻车道可能会受益。

引入外环路均衡的目标是提供一种跨所有车道对系统进行整体稳健优化的方法，而不是局限于单个车道的优化。我们简要介绍了PCIe Gen4车道裕度，车道裕度硬件/软件能力范围的最佳模式使用模型，车道裕度外环均衡的应用场景，以及与车道裕度能力相关的潜在风险及其缓解措施。介绍了PCIe Gen4系统中应力的来源。我们从缓解的角度而不是从均衡的角度讨论了处理串扰(XTLK)的选项[13-25]。我们定义了内部和外部均衡循环的角色和边界，并详细说明了它们如何相互补充以实现系统级优化的共同目标。我们演示了使用外循环均衡可以实现的预期性能改进。

PCIe Gen4车道裕度及其应用模型

事实证明，基于PCI Express (PCIe) Gen 3的可靠且可大批量生产的系统是非常困难的。PCIe第4代系统将带来更大的挑战:

• 开云体育官网登录平台网址由于频率翻倍，频道被推到运行极限
• 激进的信道损耗规范，而不引入任何纠错方案。
• 大量的平台和设备必须大批量生产，并且每个平台和设备在工艺、电压和温度(PVT)范围内都有不同的变化。
• 虽然计时器有帮助，但它们目前缺乏可控性和可观察性。
• 经验表明，应该在运行实际流量时确定生产系统中的链路健康状况。

为了解决这些挑战，PCI Express Gen 4指定并要求在链路处于L0时进行非破坏性的车道边缘划分。车道划分的主要使用案例有:

• ASIC /板/系统设计
  • 在工作条件下评估ASIC/板/系统信号完整性
  • 在开发过程中管理风险和成本权衡
• 制造与系统集成
  • 维护过程和组件控制与真正的操作眼余量反馈
  • 在制造过程中捕捉细微的硬件缺陷
  • 测试组装和配置的系统
• 外接插件卡/模块确认
  • 系统集成后对自主开发的系统和模块进行测试
  • 确保集成系统的电气互操作性
• 现场问题诊断
  • 确定信号完整性是否是根本原因
  • 远程评估显示问题的系统中的信号完整性

另一方面，车道边界的实现需要硬件和软件供应商承担很大的责任。它为病毒提供了一个脆弱的入口点，这些病毒可能会在给定时间将PCIe系统置于边际模式，从而关闭整个PCIe生态系统。需要通过BIOS和定时器进行硬件和软件保护，以应对此类风险。

PCIe通道裕度允许确定每个接收器(Rx(A)， Rx(B)， Rx(C)， Rx(D)， Rx(E)和Rx(F))从下游端口到上游端口和返回的工作裕度，如图1所示。裕度信息包括电压和时间，从当前接收器操作位置的任意方向。软件通过与接收机相关联的端口相对应的车道裕度和控制状态寄存器来控制和获取关于特定接收机的状态信息。retimer不包含响应配置数据包的基础结构;因此，取而代之的是，在下游方向上使用控制SKP有序集将控制传递给重计时器。重计时器在上游方向使用控制SKP有序集返回状态和错误信息[1,4 -7]

图1:PCIe Gen4车道裕度方案概述

车道边缘控制采用命令的形式，命令接收器将采样点按指定的时间向左或向右移动几步，或按指定的电压向上或向下移动几步。每个接收器报告其能力以响应软件查询。这些功能包括最大电压偏移量、最大定时偏移量、电压步数、定时步数、定时采样率、电压采样率、最大通道(同时可进行边距的最大通道数)、独立错误采样器、实际数据采样器(表示边距是否会在数据流中产生错误)等。图2显示了允许的最大定时偏移和最大电压偏移的范围。

图2:PCIe在电压和水平方向上的二维Gen4车道裕度

PCIe Gen4基本规范允许接收器包含一个独立的数据采样器(除了实际的数据采样器之外)，或者接收器只包含实际的数据采样器。当存在独立的数据采样器时，SerDes将检测并报告错误。在没有独立数据采样器的情况下，通过计算检测到的奇偶校验错误的数量和进入LTSSM恢复状态的条目数量，可以在链路中检测到错误。虽然规范允许在移动数据样本位置时使用空白，但实际的空白方法是特定于实现的。例如，定时/电压边缘可通过向数据样本注入适量的应力/抖动使其保持在其固定位置，或通过调整数据采样器或独立采样器相位和电压偏移来实现。

图3:PCIe gen4l Lane mMargin使用模型流程图

接收机的完整的裕量计算过程包括两个方向的时间裕量和两个方向的电压裕量(见图2)。应该注意的是，对电压裕量的支持是可选的。图3显示了用于定时边缘的单向车道边缘处理的典型流程图示例。每次通过流，定时偏移量增加。在此过程之前，软件将设置错误计数限制。在车道边距处理过程中，如果达到错误计数限制，则停止车道边距，并且接收机返回到其预边距设置。软件报告的裕度是失败设置之前的设置。

图4给出了一个MAC-PHY接口示例。PHY负责眼部的所有物理测量。MAC执行协议级通信封装和解封装。通常，MAC和PHY之间的命令和状态接口是在Intel PIPE规范[8]中定义的。一个经过解码的命令和状态接口到PHY的示例如图4所示，并在PCIe Gen4规范中详细描述。

图4:带有详细逻辑子块- serdes接口的设备端MAC-PHY信号接口示例

PCIe Gen4系统压力来源和缓解策略

一个非常简单的PCIe系统用于识别系统中的应力源，如图5所示。

图5:系统PCIe部分中的XTLK和耦合

在PCIe Gen4系统中，系统级损伤/耦合/反射的主要来源可以确定为[9-11]:

1. Gen4系统中的XTLK源包含在设备包、连接器、迹线运行长度和分离、发射机振幅、上升/下降时间、发射机去重音、发射机和接收器层之间的板隔离中
2. Gen4中的反射源位于电缆/迹线结点、通径/通径存根、连接器、PCB缺陷、粗糙度和终端
3. PCIe Gen4中增加的插入损耗减小了Nyquist插入损耗和基本XTLK底板之间dB的差异，使得PCIe系统容易受到XTLK诱导的错误的影响。
4. 不可补偿的插入损耗偏差由于周期/a周期空值和谐振
5. 系统中各种来源的随机噪声/脉冲宽度抖动和周期性抖动

一个灵活的可重构PCIe系统可能有8、16、32等通道，或者介于两者之间，以支持高端图形到低端应用空间。PCIe控制器将一组1xN1、1xN2等通道分组，以支持多个同时操作的设备。这种车道分叉为一组车道的多个分支，为同时操作设备的应用程序空间创建了接口。每个应用程序只知道自己的车道。只有主机拥有所有车道的全局可见性，并且可以使用本文介绍的外层均衡发起任何XTLK缓解方案。

由于通道的物理布局，从边缘连接器到设备端或主机端，一些通道将比其他通道行进更长的电气距离。除非用更宽更薄的线调整电距离，否则一条车道看到的损耗将与另一条车道不同。较长的车道比较短的车道有更高的插入损失(如图6所示)，使得较短的车道(携带未衰减的高能信号)比较长的线路(携带衰减的弱信号)成为主要的攻击者。

图6:示例XTLK在AIC中从边缘连接器到ASIC密集路由的车道之间

通常在给定的主机/设备端，出口和入口通道位于电路板的相反一侧，以减少发射机和接收机通道之间的耦合。但是在外接插件卡(AIC)或主板上，在连接器或包结点上沿运行长度的通道内相互作用是不可避免的。携带较高信号摆动的低损耗车道对其携带较低信号摆动的高损耗相邻车道可能是一个高冲击攻击者。

从链路伙伴发射机到本地接收机的远端串扰(FEXT)沿物理迹线传播，并继续与其他通道耦合，但其高频内容衰减的速率与沿路径的信道损耗相同。因此，FEXT高频冲击在接收机输入引脚处减小。

另一方面，从本地发射机到本地接收机的近端串扰(NEXT)表现不同。在一个好的设计中，发射机和接收机位于板的相对两侧，从而产生良好的隔离，并且平均XTLK地板较低。但低频含量与高频含量的谱能差异较小。如图7所示，由于车道之间的包隔离差，任何显著的高频NEXT都会影响奈奎斯特频率附近已经衰减的信号频谱。

为了进行系统级优化，需要适当地处理NEXT频谱。NEXT和FEXT的功率和是发射机发射振幅、前/后游标去强调和发射机信号的转换速率的函数。调整这些发射机参数是一个很好的候选提出的外层均衡。基于转换速率，信号频谱可能处于高于奈奎斯特频率的更高频率，并使系统容易受到NEXT(高于奈奎斯特频率的更高能量下限)的影响，而对FEXT(高于奈奎斯特频率的更低能量下限)的影响较小。

图7:一个八车道系统的NEXT和FEXT示例

在大多数高速接收机中，使用连续时间线性均衡器(CTLE)来提供高通滤波，以平坦数据采样器所看到的信号的信号频谱，以消除信道的低通效应。这增强了期望信号在Nyquist附近的通道输出信号频谱，同时也增强了NEXT(高频频谱相对衰减较小)在Nyquist频率附近的信号频谱。

接收机设计需要在CTLE中具有可配置性，以便在低XTLK系统中，通过合适的算法检测XTLK，可以打开CTLE高频boost范围，实现充分的均衡。这是在宽带宽的CTLE中完成的，以保持CTLE组延迟行为，这有助于改善CTLE适应行为。这一策略将是重CTLE，轻DFE的利用。

另一方面，如果检测到多余的XTLK，则需要限制CTLE的高频提升，以尽量减少Nyquist频率附近的NEXT频谱放大，并且需要降低带宽，以使CTLE不会放大带外NEXT频谱。该策略将轻CTLE贡献和重DFE利用，而不放大不需要的XTLK。这种配置将扭曲CTLE群延迟行为周围的奈奎斯特频率，并需要采取适当的步骤来保持所需的自适应算法行为。在系统中有多种技术来感知XTLK级别;这些算法的解释超出了本文的范围。

系统级优化的内外循环均衡介绍

经典的逐巷SerDes收发器优化是系统不可知的。SerDes在每个通道的基础上优化远端伙伴发射机和它自己的本地接收机。它不注意相邻的车道。这种逐巷的SerDes收发器均衡被称为内环均衡，如图8所示。系统不可知的内部均衡可能会导致具有较短迹线的车道有多余的裕度，而具有较长迹线的车道可能会受到性能限制，所有这些都在单个链路中。在这种情况下，PCIe链路中至少有一个最弱的PCIe通道将成为单点故障源。

图8:经典的内部均衡回路不能优化跨车道性能

对于低数据速率的应用程序，与系统无关的逐车道优化是可以接受的。然而，当PCIe Gen4数据速率的规格限制插入损耗接近30dB，且没有显著的XTLK下限降低时，PCIe Gen4内环均衡方法将难以满足所需的系统目标误码率性能。与其他标准不同，PCIe Gen4没有任何前向纠错(FEC)保护。幸运的是，PCIe Gen4标准化了“车道裕度”功能，允许主机检测中继器或端设备在正常L0工作状态[1]下的运行EYE裕度。车道裕度的标准化为许多创新的系统级优化方法打开了大门。我们解决了PCIe Gen4车道裕度特性的一个应用，通过调整发射器振幅、转换速率和攻击车道的前后游标(如图9所示)，使用如图10所示的外环均衡方案，在高裕度车道和缺乏裕度车道之间交换EYE裕度。

图9:使用外环均衡的跨车道发射机发射机控制

外环均衡通过适当调整短迹线的TX振幅或摆速或TX前后强调来帮助较长迹线的xtlk敏感车道。这反过来又减少了系统中的XTLK地板，并有助于压力更大的车道的运行EYE余量，如图10所示。

图10:车道裕度辅助外环路均衡

外环均衡前，长迹眼余量低，短迹眼余量过大。外环均衡采用PCIe标准化方案检测车道运行EYE裕度的当前状态。主机指令短迹车道增加车道两端的上升/下降时间，以减少信号频谱中超出奈奎斯特频率的高频内容。然后主机指示短跟踪车道使用双方都能理解的PCIe定义的特定于供应商的消息来降低两端的发射机振幅，直到长跟踪车道的运行裕度提高，短跟踪车道仍然保持健康的运行裕度。作为最后的手段，短迹去强调也可以通过降低系统中的发射机输出信号能量，同时允许其链路伙伴接收器不应用过多的CTLE高频升压，来降低整个系统XTLK底限。

内外均衡回路的流程图如图11所示。最初，系统XTLK级别是使用每个Lane基础上的已知算法来感知的。在高XTLK环境下，Lane优化配置为DFE重优化方案。在低XTLK环境下，Lane优化配置为CTLE重优化方案。使用传统的均衡方法，每个通道将通过链路两端的接收机与其链路伙伴发射机[12]一起使用后向信道自适应进行优化。这种级别的均衡与整体系统性能无关。

图11:内外均衡循环排序

在初始的逐车道均衡之后，使用PCIe Gen4裕度方案执行主机定向的跨车道优化。主机将识别超额保证金通道和缺乏保证金通道。然后，由主机控制的外部均衡将引导主机端和设备端发射机调整发射机发射振幅、升压和转速，使余量过多的信道放弃一些余量，余量不足的信道获得合理的运行余量。其思想是调整TX振幅、升压和转换速率，以最小化高利润车道对整个系统XTLK的贡献，以帮助缺乏利润的车道获得足够的运营利润，这是由于通过边缘辅助外部均衡循环获得的系统减值底限减少。

使用图11所示的优化流程，这种迭代外环均衡方案的定性视图如图12所示。经典的内环均衡方案对每个车道上的接收机进行重新配置，并对每个车道进行基于车道的内环均衡优化。然后在LTSSM中切换到L0正常运行状态，并逐车道进行边界划分，确定每个车道的EYE边界。如果所有车道都有良好的运行余量，则外部均衡循环结束。如果检测到低边缘车道和高边缘车道，则它指示高边缘车道在车道两侧减小其振幅。

此过程将减少系统XTLK下限:在所有车道上重新执行PCIe Lane margin。重复车道裕度和发射机调整过程，直到受压力的车道EYE裕度变为可接受，而良好车道的EYE裕度不会降低到可接受裕度阈值以下。在未达到平衡系统性能的情况下，通过变送器回转率和去重音调整外环进行循环均衡。发射机参数控制的顺序是具体实现或具体到系统需要的。理想情况下，可以尝试先调整转换速率，然后调整振幅，然后调整发射机的去强调。通过外环均衡的EYE平衡阶段的定性视图如图12所示。

图12:长通道和短通道操作EYE余量平衡与外部平衡回路

采用车道裕度的外环均衡实现模型

PCI Express Gen4基本规范中引入的车道边缘命令和响应包括供应商定义的命令和响应，可用于控制外环路均衡。在PCI Express Gen4基本规范中给出的边缘命令和相应响应表的相关部分如表1所示。

表1:PCIe Gen4基本规范中给出的供应商定义的边际命令

命令				响应
保证金的命令	保证金类型[2:0]	有效接收人编号[2:0]	边际有效载荷[7:0]	保证金类型[2:0]	边际有效载荷[7:0]
供应商的定义	101 b	001b到101b	供应商的定义	101 b	供应商的定义

在上表中，有效的接收方编号字段的解释如下所示。参考图1，查看可选地包含计时器的链接中发射器和接收器的相对位置。表2中的Cmd[2:0]值决定命令的最终目标是接收器还是发射器。

编码	接收机	发射机
001 b	Rx (A)	Tx (B)
010 b	Rx (B)	Tx (C)
011 b	Rx (C)	Tx (D)
100 b	Rx (D)	Tx (E)
101 b	Rx (E)	Tx (F)

对于外环均衡，供应商定义的条目如表2所示。

表2:外部循环均衡的供应商定义的边际命令

命令有效载荷位定义	描述	响应有效载荷位定义	描述
有效载荷[7:5]= Cmd[2:0]	111b = Tx振幅 110b = Tx转速率 101b =预强调 100b =后强调 011b, 010b =保留 001b =执行Rx适配 000b = No命令	有效载荷[7:5]=状态[2:0]	状态(2:0)= 011b = NAK 010b =进行中 001b =安装 000b =空闲/完成
有效载荷[4]=增加	指定是否增加或减少所选属性。当Cmd[2:0]为100b到111b时， 0b =减少 1b =增加 否则，设置为0b	有效载荷[4]= MaxValue	1b =达到的最大值(正方向或负方向) 0b =未达到最大值
有效载荷[3:0]= Amt[3:0]	指定增加/减少的数量 用于Tx振幅，Tx转换率，预强调，或后强调。 否则设置为0000b	有效载荷[3:0]= Amt[3:0]	当Cmd[2:0]为100b到111b时，响应有效载荷[3:0]反映命令有效载荷[3:0]。否则，响应有效负载[3:0]= 0000b

• 对于命令:Tx Amplitude, Tx swing Rate, Pre Emphasis, Post Emphasis，命令的目标是一个发射机
• 对于命令Rx适配，命令的目标是接收方
• 当指定的增加或减少量使发射器超过其支持的最大值时，发射器将达到其最大值，并报告它已达到响应有效载荷[4]中的最大值。
• 与PCIe Gen4基本规范中描述的车道裕度一样，主机使用PCI配置tlp在接收能力寄存器上写入和读取车道裕度来控制其自身发射器和接收器的外环均衡。
• 与PCIe Gen4基本规范中描述的车道边距一样，主机使用PCI配置tlp在接收能力寄存器上写入和读取下游组件的车道边距来控制下游组件的上游端口的外环均衡。
• 与PCIe Gen4基本规范中描述的车道边缘一样，主机使用控制SKP有序集控制重定时发射器和接收器的外环均衡。

外环均衡过程如下:

1. 系统软件决定在链路中应该调整哪个发射机/接收机对。
2. 系统软件发送针对第一组发射器(都在相同地址，但在不同的通道上)的命令，以根据需要增加/减少Tx振幅、Tx转换率、Tx预强调和Tx后强调。
3. 系统软件轮询与命令相关的状态，直到所有目标发射器返回NAK(表示遇到错误)或Idle/Finished状态。
4. 然后，系统软件向与目标发射器相关联的接收器发送命令。接收器被命令执行Rx适配。
5. 系统软件轮询与命令相关的状态，直到所有目标发射器返回NAK或Idle/Finished状态。
6. 重复步骤2到5，直到系统软件完成调整。
7. 然后，系统软件执行车道裕度划分，以确定是否有足够的裕度(参见图11)。如果现在有足够的裕度，这个过程就完成了。否则，这些步骤可以重复使用剩余的发射机参数。

仿真结果

内外均衡研究的仿真模型如图13所示，

图13:内外EYE均衡仿真模型

利用典型有源CTLE对长信道、中信道和短信道进行了仿真。开云体育官网登录平台网址接收机在前回路操作阶段单独优化。然后，在后向信道运行阶段，通过对前游标和后游标进行网格搜索，实现发射机性能图优化。

长通道模拟，发射机发射设置为1300mV和800mV。垂直边缘和水平边缘等高线图绘制于图14和图15。很明显，800mV发射比1300mV发射有明显的相对较低的电压裕度，这表明对于长信道来说，需要更高的发射机发射电压。在TX发射后，由于有限电源模拟前端的信号净空减少，振幅压缩开始生效。

短通道模拟，发射机发射设置为1300mV和800mV。垂直边缘和水平边缘等高线图如图16和图17所示。他们表明，即使在将发射机振幅降低到800mV后，工作余量也远远好于长通道工作EYE余量。

EYE高度余量超过一定阈值并不会带来任何抖动容忍性能。为了降低操作系统功率，发射机发射幅值可以在短信道内减小。这反过来又降低了系统XTLK地板，由于减少发射机发射振幅在短信道，有利于强调长信道的操作边际。

因此，外部均衡环路的应用有可能提供改进的长信道性能，并通过降低较短到达通道中的发射机振幅来降低整体系统运行功率。

长信道模拟

图14:对于高TX振幅的优化接收机设置，长通道水平(%UI)和电压(峰值mV)裕度是CP1/CM1的函数

图15:低TX振幅优化接收机设置的长通道水平(%UI)和电压(峰值mV)裕度作为CP1/CM1的函数短通道模拟

图16:短通道水平(%UI)和电压(峰值mV)裕度作为接收机CP1/CM1的函数，用于固定优化的高TX振幅接收机设置

图17:短通道水平(%UI)和电压(峰值mV)裕度作为低TX振幅固定优化接收机设置的函数接收机CP1/CM1

通过串扰灵敏度研究，评估了发射机振幅、发射机回转速率和发射机前后光标对受害接收机EYE高度和宽度裕度的影响。在本研究中，使用一个NEXT通道靠近受害接收机，一个FEXT通道靠近受害接收机，如图18所示。

图18:模拟中最坏情况下的NEXT和FEXT频率响应

使用PCIe参考接收机进行了模拟，以量化XTLK对受害者接收机的影响，这是由于发射机振幅、转换速率和攻击者的去强调。这项研究有助于我们确定在XTLK缓解方案中使用外部均衡层利用PCIe Gen4收发器的Lane裕度特性调整发射机振幅、转换速率和前后强调的优先级。下面将介绍研究结果。

XTLK路径发射机振幅灵敏度研究

由发射机发射振幅引起的XTLK影响是通过用接近完美上升时间信号的发射机振幅刺激所选的NEXT和FEXT来确定的(急剧上升时间用于激发超出奈奎斯特频率的XTLK频谱)。计算得到的均方根XTLK在mV中的等高线图如图19所示。

等高线图表明，随着攻击端发射机振幅的增加，在受害者端数据决策锁存器输入端RMS XTLK也在增加。它还显示NEXT XTLK的影响略高于人们预期的FEXT XTLK。在这个s参数示例中，以825mV发射的NEXT攻击发射器在受害接收机上产生2.1mV RMS XTLK，而以1060mV发射的FEXT攻击发射器在受害接收机上产生2.1mV RMS XTLK。

图19:XTLK路径发射机振幅对受害接收机的影响

XTLK路径转换率敏感性研究

由发射机上升/下降时间引起的XTLK影响是通过扫描20%-80%上升下降时间来刺激所选的NEXT和FEXT s参数，并将发射机振幅设置为1000mV，前后强调设置为0dB来确定的。计算得到的均方根XTLK在mV中的等高线图如图20所示。急剧的上升/下降时间在传输信号中产生超出奈奎斯特频率的高频频谱内容。等高线图清楚地显示RMS XTLK随着上升/下降时间的减少而增加。

在FEXT的情况下，高频频谱内容将衰减为通道长度诱导的插入损失的函数。然而，在邻近攻击者的NEXT情况下，由于攻击者信道的近距离，高频频谱能量不会受到衰减。开云体育官网登录平台网址

等高线图显示，NEXT的0.15UI上升/下降时间向受害接收机注入2.7mV的RMS XTLK，而FEXT的0.45UI上升时间向受害接收机注入相同数量的RMS XTLK。因此，通过外部均衡实现的NEXT路径上升/下降时间均衡比FEXT路径上升/下降均衡具有更高的优先级。

图20:XTLK路径发射机转换速率对受害接收机的影响

XTLK路径发射机前/后去强调灵敏度研究

由于游标前或游标后均衡，攻击方信道发射机去强调的XTLK影响如图21所示。一般来说，由于发射机去强调的应用，发射机输出的平均信号幅值降低，这有助于遏制系统XTLK地板，只要奈奎斯特信号的上升/下降时间不是非常激烈。出于所有实际目的，如果发射机出现有效的均衡，可以减少上升/下降时间，但必须注意，在由于封装、连接器或PCB板本身的隔离问题而导致XTLK灵敏度成为问题的系统中，不要过于积极地处理上升/下降时间。

图21:XTLK路径发射机前后强调对受害接收机的影响

现在，我们使用PCIe Gen4参考CTLE演示了RMS mV XTLK对均衡信号EYE高度(噪声裕度)和宽度(抖动裕度)的影响。在这项研究中，我们使用了使用RMS mV FEXT和NEXT生成的XTLK，使用1000mV, 0.32UI的转换速率，以及0dB前和0dB后强调。我们将NEXT和FEXT XTLK在0到5mV之间缩放，并使用PCIe参考CTLE和tap有限的PCIe 2-tap DFE确定EYE余量。我们还扫描了3GHz到10GHz之间的参考CTLE峰值频率，以演示带外NEXT/FEXT对EYE边缘的影响。在实际的接收机中，CTLE峰值频率将随过程电压温度(PVT)角而变化。

在图22和图23中，我们给出了800mV和1300mV的仿真结果，以评估RMS XTLK底板对EYE边缘的影响。我们还展示了CTLE峰值频率定位对EYE边缘的影响。在左边的图中，我们表明，随着RMS XTLK的增加，EYE高度正在降低。我们还表明，随着峰值频率的增加，在这个被动CTLE中，通过不抑制高频XTLK, EYE高度也在降低。右边的图显示了最佳的CTLE峰值频率在3GHz-5GHz左右。随着CTLE峰值频率的增加，EYE高度的降低，允许更多的XTLK随信号进入波段，如图22所示。

图22:800mV发射机幅值下RMS XTLK和CTLE峰值频率对EYE高度的影响

图23:1300mV发射机幅值下RMS XTLK和CTLE峰值频率对EYE高度的影响

图24:与FEXT相比，NEXT的频率含量更高，性能下降更大

在图24中，分离了NEXT和FEXT项的影响，以测试这些单独的串扰组件的性能敏感性。如图18所示，NEXT相对于FEXT具有更大的高频含量。在图24中，A1 (A2)表示在CTLE峰值频率为10GHz时，3mV RMS水平的FEXT (NEXT)导致的眼高下降，B表示NEXT相对于FEXT的额外损失。

当CTLE峰值频率超过最佳设置时，FEXT和NEXT情况下的信号不均衡分量同样增加，而与串扰相关的分量在NEXT情况下增加更快。因此，通过调整相邻串扰源的发射幅度或升降时间，可以更好地减小系统中最薄弱环节所看到的NEXT分量。通过更好地优化受害路径接收机中的CTLE峰值频率，还可以提高性能。

在这项研究中，我们提出了在由多个PCIe通道组成的系统中，发射机振幅、转换速率和前后强调对RMS XTLK地板的影响的定量评估。通过模拟，我们演示了RMS XTLK下限和EYE边缘对受害者接收器的影响。我们还展示了在XTLK存在时，受害者接收器EYE边缘的CTLE峰值频率的影响。外部均衡层通过控制发射机信号幅值、转压速率和前后去强调来优化系统整体性能，使多余裕度的车道可以在发射机幅值减小、上升/下降时间增加的情况下运行，从而降低系统XTLK噪声底限。如果需要，它还允许增加最受压力的通道的发射机振幅和转换速率。

结论

PCIe Gen4引入了车道裕量作为一个必需的特性，使下游端口可以访问SerDes内部运行的EYE裕量。该特性的影响是深远的，预计将实现用于管理XTLK的系统级均衡方案，用于大批量制造的系统操作边际调优，以及通过外部均衡(在现场或远程)对边际系统进行现场诊断和调优。以外环系统优化为辅助，引导内环SerDes优化，开启了一波新的创新。在本研究中，我们探讨了使用Lane Margin方案的外环均衡的协议方面、算法方面和性能方面。

本文中的数据最初发表于DesignCon2017年获最佳论文奖。
在这里下载全文

参考文献

[1] PCIe Gen4标准草案，2016年5月0.7日，工作组批准状态

[2] SAS4标准sas4r06，美国国家标准工作草案，项目T10/BSR INCITS 534，修订06,2016年5月11日

[3] IEEE以太网标准，IEEE计算机学会，IEEE Std 803.3TM, 2015

[4] PCIe基础:边际能力，2016年5月19日。工作草案，修订版本4.0,0.7成熟度级别。

[5] RX保证金扩展能力，2016年1月14日，工作草案，基础4.0 - 0.65成熟度级别。

[6]替代RX保证金提案，Gerry Tablot, Dan Froelich, Debendra Das Sharma, PCI-SIG, 2015年10月13日。

PCIe 4.0 L0期间的RX裕量，PCI-SIG, 2016年2月24日。

用于PCI Express、SATA和USB 3.1架构的[8]PHY接口，版本4.3(包含PCIe Gen4边缘接口的持续定义，截至2016年11月未发布)

[9] Mohammad Mobin等，“现有SAS/SATA和新兴PCIe Gen4/SAS4应用中的SerDes稳态适应挑战及其与模式鉴别器约束适应的解决方案”，DesignCon 2015。

[10] Mohammad Mobin等人，“关于集中抖动近似在SerDes统计分析中的有效性”，DesignCon 2013。

[11] Mohammad Mobin等，“16 GT/s PCIe Gen-4和22.5 GT/s SAS-4标准演进的比较评估及其对未来系统和SerDes的影响”，DesignCon 2016。

[12] Mohammad Mobin等，“TX回通道自适应算法和协议仿真，应用于PCIe, SAS, FC和10GBASE-KR”，DesignCon 2012

多伊奇，爱丽娜。高性能系统互连的电气特性电子学报(自然科学版)(1998):315-357。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=659489

[14] Buckwalter, James F.和Ali Hajimiri。“消除串音引起的抖动。”IEEE固态电路杂志41.3(2006):621-632。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=1599531

[15] Pelard, Cattalen，等。实现多千兆信道均衡和串扰消除集成电路。IEEE固态电路杂志39.10(2004):1659-1670。http://www.bioee.ee.columbia.edu/courses/upload/Bibliography/pelard_jssc_2004.pdf

[16] Sham, Kin-Joe等。用于高速串行链路的FEXT串扰消除设计。2006年IEEE定制集成电路会议。IEEE 2006。

[17] Nazari, Meisam Honarvar和Azita Emami-Neyestanak。“一个15 gb /s 0.5 mw /Gbps的两路DFE接收器，具有远端串扰消除功能。”IEEE固态电路杂志47.10(2012):2420-2432。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=6248710

[18]卢建浩，刘申圆。一种用于多车道串行链路接收机的CMOS数字近端串扰消除器和模拟均衡器。IEEE固态电路杂志45.2(2010):433-446。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=5405140

[19]郑海康，等。“一个4 Gb/s的3位并行发射机，使用TX数据定时控制来补偿串扰引起的抖动。”IEEE固态电路杂志44.11(2009):2891-2900。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=5308594

[20]李善圭等。“一种5 Gb/s单端并行接收机，具有自适应串扰引起的抖动消除。”IEEE固态电路杂志48.9(2013):2118-2127。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=6548094

哦，Taehyoun和Ramesh Harjani。“用于高速I/ o的6gb /s MIMO串扰消除方案。”IEEE固态电路杂志46.8(2011):1843-1856。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=5871283

哦，Taehyoun和Ramesh Harjani。“在65纳米CMOS中使用MIMO串扰消除和信号重用的12 gb /s多通道I/O。”IEEE固态电路杂志48.6(2013):1383-1397。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=6492120

[23]胡尔，杨植，等。“20gb /s 4-PAM背板串行I/O互连的均衡和近端串扰(NEXT)噪声消除。”IEEE微波理论与技术汇刊53.1(2005):246-255。http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=1381695

[24] San K. Chhay等，“使用短粗线在密集微带布线中的串扰缓解”英特尔公司，http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6703506

[25] Jimmy Hsu等。“双带状线设计中的宽边串扰缓解”英特尔公司，http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6249107

作者(年代)传记

穆罕默德·莫宾他在南卫理公会大学获得电气工程博士学位。他还持有南阿拉巴马大学和孟加拉国工程技术大学的MSEE和BSEE。在过去的十多年里，M. S. Mobin一直致力于SerDes体系结构定义、系统建模和仿真。他深入研究了信道均衡和定时恢复技术。目前，他是Broadcom Ltd.的杰出工程师。他以自己的名义获得了100项美国专利;他在IEEE生物医学工程会刊和其他会议上发表了多篇论文。他在PCIe EWG标准委员会中代表Broadcom Ltd。

夏海涛(托尼)他是博通有限公司的研发总监，领导用于数据存储系统的高级读通道和Serdes架构的研发。他曾担任IEEE数据存储技术委员会主席和华裔美国信息存储学会(CAISS)主席。在Avago/LSI工作之前，夏博士曾在硅谷初创公司Linked-A-Media Devices工作，从事磁记录通道和非易失性存储器领域的信号处理和编码。开云体育官网登录平台网址夏博士在同行评审期刊/会议上发表了20多篇文章，并拥有100多项美国专利。夏博士是IEEE高级会员。

Aravind Nayak他是宾夕法尼亚州阿伦敦博通有限公司的首席工程师。他拥有佐治亚州亚特兰大佐治亚理工学院电气工程博士(2004年)和硕士(2000年)学位，以及印度马德拉斯印度理工学院电气工程学士(1999年)学位。主要研究方向为磁记录读通道信号处理和SerDes应用。

基因Saghi是博通有限公司的首席工程师。他在普渡大学获得博士学位，康奈尔大学获得学士学位，威奇托州立大学获得学士学位;都是电气工程专业。他拥有超过30年的工程经验，从电路板级设计到ASIC设计，再到大学电气工程的教学和研究。目前，他是IO控制器和raid芯片控制器的硬件架构师。他在PCI Express Protocol Working Group委员会代表Broadcom Ltd。

克里斯托弗·j·亚伯他是博通有限公司的工程总监，负责数据控制器部门SerDes IP的模拟和混合信号设计。他专注于模拟和混合信号IC设计超过20年，并在过去15年专注于SerDes设计。他在模拟设计、数据转换器和SerDes领域拥有20多项美国专利。1995年获美国俄亥俄州立大学电气工程博士学位。

莱恩·a·史密斯是博通有限公司的工程总监，负责存储SerDes设计和SAS/SATA协议设计。他拥有超过25年的工程经验，从设计到管理几代调制解调器和光纤通道，SAS, SATA, PCIE SerDes设计。他在调制解调器、音频编解码器和SerDes设计领域拥有超过100项美国专利。

小君么他目前是圣何塞博通有限公司的高级架构工程师。在加入Avago之前，他在卡耐基梅隆大学担任博士后研究员。他于2013年获得新加坡南洋理工大学电气与电子工程博士学位，2008年获得中国哈尔滨工业大学学士学位。他的研究方向包括信号处理、均衡、锁相环、硬盘驱动器(HDD)读通道的检测和解码算法以及高速串行/反串行(SerDes)通信。