硅实验室扩展了其计时产品组合，以满足56G PAM4 SerDes和新兴的112G串行应用的高性能时钟要求。随着产品组合的扩展，Silicon Labs提供了全面的时钟发生器，抖动衰减时钟，压控晶体振荡器(vcxo)和用于100/200/400/600G设计的xo，以满足低于100 fs的参考时钟抖动要求。
包括Broadcom、Inphi、Intel、MACOM、Marvell、联发科和Xilinx在内的主要交换机soc、phy、fpga和asic制造商正在迁移到56G PAM4 SerDes技术，以支持更高带宽的100G+以太网和光网络设计。为了满足56G SerDes参考时钟的严格要求，硬件开发人员通常要求RMS相位抖动规格低于100 fs(典型)的时钟。这些设计通常混合使用其他频率作为CPU和系统时钟。Silicon Labs是第一家为56G设计提供完全集成时钟IC解决方案的计时供应商，该设计将SerDes、CPU和系统时钟集成到单个设备中。
在56G应用中，硬件开发人员经常寻求完整的时钟树解决方案，以保证低于100 fs的RMS相位抖动，以确保足够的裕度和去风险的产品开发。Silicon Labs的新时钟和振荡器产品满足了目前这些严格的56G SerDes要求，以及新兴的112G串行SerDes设计的需求，这些设计将在未来的数据中心和通信应用中激增。
Silicon Labs的Si5391是业内抖动最低，任意频率的时钟发生器。它是市场上唯一的时钟发生器，可以从一个IC提供200/400/600G设计所需的所有时钟频率，同时为56G SerDes参考时钟提供低于100 fs的RMS相位抖动性能。Si5391时钟具有多达12个差分输出，可在频率灵活的A/B/C/D级选项。精度校准p级选项优化RMS相位抖动性能，为56G SerDes设计所需的一次频率提供69 fs(典型)规格。Si5391是一款真正的低于100 fs的“芯片上时钟树”解决方案，旨在综合来自同一IC的所有输出频率，同时满足56G PAM4参考时钟抖动的要求。
Silicon Labs的Si539x抖动衰减器在抖动性能和频率灵活性方面领先行业。这些超低抖动时钟旨在满足互联网基础设施的严格规范和高性能要求，为广泛的计时应用降低了成本和复杂性。 Si539x任何频率抖动衰减时钟从任何输入频率产生输出频率的任何组合，同时提供行业领先的抖动性能(90 fs RMS相位抖动)。Si5395/4/2 p级器件为56G/112G SerDes时钟应用提供一流的抖动(69 fs RMS典型相位抖动)。
全新Si56x Ultra系列VCXO和XO系列是需要超低抖动振荡器的下一代高性能定时应用的理想选择。Si56x VCXO/ xo可定制至3 GHz以下的任何频率，支持之前Silicon Labs VCXO产品的两倍工作频率范围，抖动减半。Si56x振荡器在行业标准的5 mm x 7 mm和3.2 mm x 5 mm封装中具有单、双、四和i2c可编程选项，可实现与传统XO、vcxo和vcso的直接兼容。该系列器件具有典型的相位抖动低至90 fs。
Silicon Labs还提供Si54x Ultra Series XO系列，用于需要更强稳定性和有保证的长期可靠性的应用，如光传输网络(OTN)、宽带设备、数据中心和工业系统。Si54x xo是专门为56G设计而设计的，它依赖于四级脉冲幅度调制(PAM4)信令进行串行数据传输，以增加每个通道的比特率，同时保持带宽恒定。使用Si54x XO作为低抖动参考时钟可最大限度地提高信噪比(SNR)净空，最大限度地减少误码并增强信号完整性。Si54x系列提供了一流的性能，典型的相位抖动低至80 fs。
定价和可用性
Silicon Labs的新时钟和超系列振荡器的样品和生产量现已提供。这些定时产品的价格(美元)为10000个单位，数量如下:
- Si5391时钟发生器- 6.05美元起
- Si539x抖动衰减时钟- 6.60美元起
- Si56x XO/ vcxo - 5.21美元起
Silicon Labs提供广泛的评估板(evb)，以加速设备评估和开发。时钟和振荡器EVB价格范围从95美元到299美元(建议零售价美元)。Si5391和Si539x系列由Silicon Labs的ClockBuilder职业(CBPro)软件，使设备配置和定制变得简单。客户可以使用CBPro定制时钟解决方案，以满足他们的特定需求，并在两周内收到样品。
欲进一步了解Silicon Labs针对56G应用的计时解决方案，以及订购Si5391时钟发生器、Si539x抖动衰减器和Si56x/4x XO/ vcxo的样品和评估板，请访问www.silabs.com/56G．