在高速数字信道设计中，通孔无处不在，成为影响信道性能的重要因素。特别是在在移动、网络和数据中心应用中，更高的数据速率要求使得通孔在设计中的作用非常显著。设计工程师传统上使用时域反射(TDR)作为表征和优化通径设计的工具，但TDR方法存在一些缺点，如要求较短的上升时间阶跃信号或较大的带宽s参数，以及通径阻抗读取不准确。

在这篇文章中，我们提出了一种简单有效的z输入阻抗方法，它增强了传统的TDR方法，通过在更快的速度系统中进行设计来表征和优化。

相关资源

每道224 Gb/s:选择和挑战

通过几乎存在于每一个高速数字通道中，它们是通道性能的一个关键部分。这些通道是由开云体育官网登录平台网址传输线和通孔组成的印刷电路板(PCB)上的信号迹线，是信号传播的路径。由于更高的数据速率要求，信号的波长变得越来越短;因此，通孔在设计中的作用是非常显著的。例如，增加的阻抗失配，更高的损耗由于通径根共振，和潜在的电磁干扰问题发生。为了在速度更快的系统中表征通孔，我们需要一种更有效和实用的方法来弥补传统TDR方法的缺点。Z输入阻抗法是一种通过阻抗与频率记录的频域测量，而不是TDR图所显示的时域阻抗与距离测量。

信号波形可以被分解成一系列的傅立叶谱分量，传播波形在每个谱分量处的阻抗值不同。Z输入阻抗法将提供传播波形在每个谱分量处看到的精确阻抗值。Z输入阻抗法也不需要短上升时间阶跃信号或极高带宽s参数来表征小通径结构。相反，只需要测量或模拟的s参数，直到感兴趣的最高谱分量。此外，通过通孔、通根、非功能性通垫和功能性通垫诱导的寄生可以很容易地与频率相关的Z输入阻抗曲线相关。这种关系使设计人员更容易理解、表征和优化互连性能。

TDR来表征通道口

TDR一直是设计高速数字通道的一个很好的工具。开云体育官网登录平台网址它告诉了不连续的位置和该位置的相对阻抗。然而，对于通径，TDR有一些缺点我们需要考虑。让我们讨论一下使用TDR来描述通道时的一些注意事项。

上升时间和阻抗

为了解析一个非常小的特征尺寸，如via，阶跃信号的上升时间必须非常短。最小特征尺寸(L最小值)可以通过等式1计算TDR可解析的值，其中TR=上升时间(秒),C0=光速(米/秒)，εR=相对介电常数。例如，当上升时间为10ps时，TDR能分辨的最小特征约为30mils，这对于通孔来说是一个相对较大的维度。任何小于30mils的特征都可能根本检测不到。因此，必须仔细考虑最小分辨率，并为TDR范围正确选择具有适当上升时间的阶跃信号。

Eq 1中显示的阻抗值是时间或距离相关的阻抗数据。这个阻抗对所有频率都是恒定的吗?实际上并非如此，但从TDR图上看，阻抗是否具有频率依赖性并不明显。

s参数带宽和阻抗读出

TDR还可以通过获得脉冲或阶跃响应来对频域s参数数据进行处理。由于s参数是带宽有限的频率数据，需要更高带宽的频率数据来解析非常小的特征大小，如通孔。否则，像通孔这样的小特征可能在TDR图中看不到或解析不出来，阻抗读出值可能不正确，因为下一个反射波在前一个反射波稳定下来之前就回来了。

如图1所示，有一个99.82米长的通孔，顶部和底部有通孔垫。当带宽s参数为10GHz时，峰值阻抗为51.5ohm。但是当s参数为50GHz时，这个值增加到56.5欧姆。现在，这些更高带宽的数据也开始揭示通径垫，它本质上是电容性的。这说明常规TDR的阻抗读出值应该通过正确计算所需带宽来谨慎使用。

图1所示。通通的TDR阻抗与带宽

Z输入阻抗法

如前所述，TDR有其缺点;尽管，它在过去几十年里一直是一个很好的工具。在本文中，我们介绍了一种Z输入阻抗法来表征和优化通孔。

对于双端口网络，输入阻抗简单地描述为Eq 2。

对于50欧姆参考系，等式2变成等式3。

在本文中，我们建议使用Z输入阻抗来表征和建模通孔。由于双端口网络的另一个端口端部为50欧姆，因此Z输入阻抗的大小以50欧姆为中心，如图2所示。(在本例中，Z输入阻抗随频率的变化从46欧姆波动到67欧姆。)现在，我们看到通阻抗不是恒定的，而是随频率变化的。

通过阻抗依赖频率

由于通径阻抗在一个频率范围内变化，信号的每个光谱成分将经历不同的通径阻抗。因此，通径产生的反射或阻抗不匹配也应相应变化。Z输入阻抗法可以让设计工程师看到通孔的频率相关阻抗特性，这有助于或增强了传统的TDR方法，可以看到阻抗沿时间或距离的变化。

在图2中，Z输入阻抗从直流增加到17GHz(或有一个正斜率)。它被解释为“电感”，因为阻抗随着频率的增加而增加。然后在17GHz到34GHz之间变为“电容性”，因为阻抗随频率的增加而降低。这种行为不断重复，我们可以很容易地得出结论:通径既具有电感性又具有电容性。

图2。Z输入阻抗通径一端50欧姆的阻抗

通过检查这些发现，有趣的是，我们看到通阻抗剖面非常类似于低通滤波器的Z输入阻抗或理想传输线，如图3所示。

图3。理想传输线的Z输入阻抗示例

不需要频率到时间转换

不像在TDR的情况下，我们看到的通径的精确阻抗在每个频率。它不涉及频率到时间的转换，因此设计者不需要像TDR那样担心s参数的带宽或阶跃信号的上升时间。图4显示了相同通径结构的Z输入阻抗和TDR之间的阻抗值比较。这个图允许我们对比TDR中阻抗与位置或时间的关系，以及Z输入阻抗法中阻抗与频率的关系。

峰值处的TDR阻抗为56 ω。Z输入阻抗从46 ω变为66 ω。来自TDR的阻抗值接近于一个频率范围内的平均阻抗。

图4。TDR阻抗vs. Z输入阻抗

典型通径结构的Z输入阻抗图

图5显示了不同尺寸通径垫、反垫等的各种Z输入阻抗值。一般来说，通过衬垫增加电容，从而拉低阻抗斜率。如果我们看到感应斜率(正)，我们可以通过增加通道板的尺寸来减小它。然而，反垫的尺寸与此行为相反:尺寸越小，电容越大。非功能性通极的存在增加了阻抗的电容，这意味着阻抗斜率将在引入时下降。

图5。各种Z输入阻抗图

对于地面回航道，需要考虑两个方面。第一个是地面通道数，另一个是信号通道距。更多的接地通孔减少了信号通过阻抗的电感，使传播模式接近TEM模式，模拟同轴传输线。在这种情况下，用同轴传输线计算的通径阻抗与实际通径阻抗非常接近。然而，这只适用于通径结构与同轴式接地通径环设计。由于靠近信号通孔的接地通孔，阻抗斜率减小，因为它使电感回路尺寸变小。

验证

接下来，我们用PCB测量的几个测试用例验证Z输入阻抗方法。由于有许多变量，如通过垫，反垫，通过桶，和非功能性通过垫，为简单起见，本分析使用固定尺寸的通过垫，通过桶，地面通过到反垫距离:分别为26mil直径，12mil直径和3mil。

PCB分层盘旋飞行

堆叠对PCB的性能有很大的影响。如果系统中存在高频，则应仔细考虑堆叠层中每一层导体和绝缘体的材料类型和厚度。我们使用一个普通的铜包玻璃编织/环氧结构来建立测试PCB堆叠。电介质为Isola FR408HR。与许多其他常见的FR-4变体相比，它具有更低的损耗正切(0.0085~0.011)和介电常数(3.24~3.99)，这意味着它将在高频信号中显示更小的损耗。在某些情况下，如果玻璃编织不能满足系统的必要电特性，可能需要更多的奇异材料，但通过在我们的测试中使用较低成本的材料，结果可能与大量其他设计相关联。板的总体厚度也限制了可使用的通孔的大小。这被称为通径长宽比，它是通径长度(堆叠厚度)除以通径钻头直径的测量值。

制造公差

当涉及到验证仿真数据时，在CAD软件中设计的理想布局和根据CAD规范制作的实际PCB之间做出区分是至关重要的。没有完美的制造过程，必须牢记所有结构的公差，例如，材料厚度，非均匀性材料，经钻偏差和电镀不一致。图6中显示了一些示例。

图6。制造公差的例子

另一个考虑因素是材料性质的变化，如介电常数，它会改变通孔的电长度。Dk/Df随频率的变化也会影响模拟的精度。

测量

与测试硬件、电缆、探头、连接器等相比，通径测量往往具有挑战性，因为它们的电气长度较小。如果测量设置和校准不是最优的，它们的缺陷将显示在测试结果中。此外，如果信号不是以对称的方式发射，通孔往往会发生共振。在本文中，我们使用了同轴和探针测量技术，它们各有优缺点。所以，我们的想法是让这两种技术相辅相成，以达到尽可能好的效果。连接器是传播模式为TEM的大型结构的理想选择，而探头最适合小型结构，它可以支持点源发射，而没有太多的二次效应如图7所示。

图7。探头与同轴测量

在任何情况下，校准都需要验证，以确保最佳的精度。同轴校准的理想标准是一个测量级适配器，它可以连接两根电缆并验证插入损耗。对于探头，共面线起同样的作用。每次系统校准时都需要保存这些数据，以便可以客观地量化测量中的偏差

验证结果

在本节中，我们将两个结构的模拟数据与实测数据进行比较。我们使用ADS(高级设计系统)和EMPro(电磁专业)进行仿真:

  • 2.92mm连接器<—>通孔，4个返回路径通孔<—> 2.92mm连接器，NFVP已拆除
  • 2.92mm连接器<—>通孔，2个返回路径通孔<—> 2.92mm连接器，NFVP拆卸

这些结构使我们了解了回程路径通孔的数量如何影响通孔结构阻抗。

图8。via结构夹有两个2.92mm的连接器

4地通过:

在图9中，Z输入阻抗在30欧姆到75欧姆之间波动。在较低的频率下，Z输入阻抗开始为轻微感应，但保持小于55欧姆。通径中间的TDR峰值阻抗从TDR图接近60欧姆。

图9。Z输入阻抗和TDR为4接地通箱

Z输入阻抗图显示了阻抗数据在25GHz附近的噪声，这是由于PCB中产生的腔或平面模式。然而，这并没有被看到，并且不明显这些模式是否存在于TDR图中。两幅图之间的比较表明，在表征通道时，Z输入阻抗法的信息量更大。

2地面通过:

在图10中，阻抗斜率变得更陡，这意味着通过阻抗特性与图9相比变得更感性。

图10。Z输入阻抗和TDR为2接地通箱

通过对比图9和图10的Z输入阻抗结果可以看出，当回程通道数量减少时，Z输入阻抗的电感性增强。模拟数据和测量数据之间的一致性看起来非常好，甚至在图9和图10中出现了不需要的模式。图10案例在10GHz和21GHz时的电场图如图11所示。电场强度(V/m)用不同的颜色表示，红色表示最强，蓝色表示最弱。在10GHz时，电场被很好地限制在via的范围内，类似于TEM的传播模式。然而，在21GHz时，不需要的模式被z输入阻抗图清楚地看到。

图11。电场在10GHz和21GHz的垂直和水平截面上绘图

结论

在本文中，我们提出了一种Z输入阻抗方法，该方法增加或克服了传统TDR方法的一些缺点。本工作的目的是介绍通过结构建模的Z输入阻抗法的概念。该技术可以帮助设计工程师理解通孔的频率相关阻抗特性，而无需考虑阶跃信号的上升时间或限带s参数。通过将Z输入阻抗与传统的TDR方法相结合，设计工程师可以对通孔设计有更多的了解，并能够优化通孔以获得更好的通道性能。

有许多机会可以扩展这项工作。我们的兴趣集中在单端结构，通过计数具有高回报路径。在高速接口中，差分信号和差分通径结构更为常用。

这些差异结构应该在类似的过程中进行检查，以表征它们的阻抗分布，以及如何通过解剖修改影响整体阻抗。此外，在PCB设计中使用1或2个返回通路而不是8个也更常见。这种更常见的结构需要进一步研究和表征，以便对阻抗进行建模和控制。

参考文献

  1. 高速数字设计，霍华德·约翰逊，普伦蒂斯大厅1933 ISBN-13: 978- 0133957242, ISBN-10: 0133957241
  2. 简化信号和电源完整性，Eric Bogatin, Prentice Hall 2009 ISBN-13: 978-0132349796, ISBN-10: 9780132349796
  3. 高速通道中基于存根和迹线的车载建模方法，韩基进等，元器件学报，Vol.4, No.2, 2014年2月开云体育官网登录平台网址
  4. 背板设计中与镀通孔通孔相关联的开放存根的影响，王晨，等。EMC 2004国际研讨会
  5. 《背板通孔的实用分析》，Eric Bogatin, Bert Simonovich, Sanjeev Gupta, Mike Resso, 2009设计展，圣克拉，加州
  6. 信号完整性表征技术，Mike Resso & Eric Bogatin, IEC
  7. 微波工程师EM软件的研究现状，白色文章，5990-3225EN, Jan Van Hese, Hee-Soo LEE