硅实验室推出了新的低功耗PCI Express®(PCIe®)Gen 1/2/3/4时钟缓冲器系列，可在1.5 V和1.8 V应用中提供超低抖动时钟分布。凭借40 fs RMS(典型)的附加抖动性能，Silicon Labs的新Si532xx PCIe时钟缓冲区为严格的PCIe Gen 3和Gen 4抖动规格提供了超过90%的余量，简化了时钟分布并降低了产品开发的风险。
越来越多的数据中心硬件设计，包括网络接口卡(nic)、PCIe总线扩展器和高性能计算(HPC)加速器，正在使用低功耗1.5 V或1.8 V电源，以最大限度地降低整体功耗。Si532xx缓冲器由单个1.5 V-1.8 V电源供电，最多可提供12个时钟输出，适合在低功耗设计中提供低抖动PCIe时钟分布。Si532xx时钟支持PCIe公共时钟，独立参考无扩展(SRNS)和独立参考独立扩展(SRIS)架构，使它们能够用于各种各样的应用。
Si532xx时钟是基于非锁相环的扇出缓冲器，支持扩频时钟信号的分布而不影响信号完整性。随着服务器和存储应用中PCIe端点的数量不断增加，系统设计人员的任务是缓冲更多的PCIe参考时钟副本。新的Si532xx系列的超低抖动性能使设计人员能够级联多个缓冲区，同时仍然满足最大允许的系统PCIe抖动预算0.5 ps RMS。
Si532xx设备输出驱动程序利用了Silicon Labs的推挽式HCSL技术，该技术消除了使用恒流输出驱动技术的传统PCIe缓冲区所需的外部终止电阻。内部电源滤波防止电源噪声降低时钟抖动性能，消除了竞争解决方案所需的离散低差调节器。Si532xx系列支持85欧姆和100欧姆阻抗选项。
“我们利用Silicon Labs在高性能时钟设计方面的专业知识来减少PCIe时钟分布应用中的抖动和功耗，”Silicon Labs定时产品高级营销总监James Wilson说。“我们新的Si532xx系列展示了Silicon Labs致力于帮助巩固和简化数据中心、工业、通信和消费设计中的高速时钟树设计。”
由于时钟抖动是所有PCIe应用程序的关键设计参数，Silicon Labs提供了PCIe Gen 1/2/3/4软件，简化了PCIe抖动测量。这个易于使用的实用程序可供开发人员下载www.silabs.com/pcie-learningcenter．
定价和可用性
Si532xx PCIe时钟缓冲器的样品和生产数量现在有多种输出选项。Si53212、Si53208和Si53204时钟提供12、8和4个PCIe时钟输出。样品两周内发货，4周内可批量生产。按10,000个单位数量计算，4输出器件的价格从1.40美元(美元)到12输出时钟的2.17美元(美元)不等。Silicon Labs的新Si53204-EVB开发工具包，售价175美元(MSRP)，提供快速，简单的PCIe缓冲区评估。有关Si532xx PCIe缓冲区家族或订购样品和开发工具包的更多信息，请访问www.silabs.com/clock-buffers．