对高带宽链路的需求持续增长，以满足高性能计算、数据中心、服务器和存储的需求，一般由互联网驱动，特别是[1]多核内存和处理器架构。高带宽要求大幅度提高接口数据速率和宽度。
在过去，数据速率的增长是通过提高输入/输出(I/O)电路的性能和使用更复杂的均衡、复杂的编码和调制以及其他信号处理技术来维持的。随后，随着接口速度的增加，电子和I/O功耗显著增加。因此，链路数据速率的提高不能仅仅来自电路设计和性能的改进。
电子元件所基于的无源通道、印刷电路板(PCB)对所支持的速度施加限制。在当今的背板中，铜背板的最大性能决定了系统的性能。从高端系统开始，从铜背板到光电背板的转变已经被预期了一段时间。尽管光学和电气互连之间的差距在组件成本和可制造性方面正在缩小，但电气互连目前仍然是背板链路的成本和功耗高效的解决方案。为了改善和扩展铜基互连的覆盖范围，使用低损耗介电介质、光滑的铜表面、改进的连接器和封装[2]-[3]对高速通道提出了一些改进建议。
对于25 Gbps[4]的数据速率，使用先进连接器、封装和低损耗层压板的铜基互连系统的可行性不再是疑问。为了实现更高的数据速率链路，对于100gb /s以太网路由器和交换机以及其他高端系统，数据速率超过25 Gbps的背板串行链路正在标准化使用基于铜的互连和低损耗板[5]。有人建议下一代电信号标准在0.5米长的低损耗板和1米长的电缆上以超过50 Gbps的多个数据速率运行。
支持数据速率超过50 Gbps的互连设计对于支持太比特背板系统是必要的。为了预测和优化运行在50 Gbps及以上的高速链路的性能，必须对互连系统进行准确的建模和表征。互连模型必须是宽带的，并包括在10到20 Gbps[6]的数据速率范围内不是关键的高频效应。为了获得更高的数据速率，对PCB和封装轨迹中的信号传播进行非常仔细的建模，需要在极宽的频带上正确识别导体和介电频率相关的特性。此外，过渡结构的3D建模和表征对于理解和优化波传播以及最小化各种过渡结构之间的不匹配是至关重要的，例如在封装和PCB之间的接口处的via和BGA。
低损耗层压板，如松下的Megtron 6、Isola集团的FR408HR和Park电化学公司的Nelco 4000-13 EPSI，预计将成为设计以更高数据速率运行的板的关键因素。这些层压板提供更稳定的介电特性，并在高频有相当少的损失。为了研究低损耗层压板的效果，并观察表面粗糙度、电介质性能和玻璃编织效果的影响，我们比较了几块板，其中Megtron 6采用超超低型(HVLP)表面处理和反向处理箔(RTF)表面处理，Nelco 4000-13 EPSI采用RTF铜箔和标准玻璃编织，Isola FR408HR采用RTF铜箔和标准玻璃编织。表一显示了本文研究的这些低通层压板的典型电性能，并与典型FR-4板进行了比较。图1显示了一些设计用于表征走线和电介质的电路板的照片。
表一:研究层合板的电学性能(介电常数、损耗正切或损耗因子、表面粗糙度幅值)。
图1:一些设计用于材料表征的板，显示探针垫和MMPX连接器的位置。
设计了几种结构，包括微带和不同长度的带线，带探针衬垫和连接器。附加的结构也包括在板上，以改进和减少去嵌入程序。两组6英寸的差动网的垫对垫连接。和震后。用如图2所示的长条纹线来表征低损耗材料和迹线。
图2:8层板的横截面6。而且12。第四层设计的带状线和发射结构。
表II总结了板的堆叠、玻璃类型、材料族、1ghz的介电常数和层厚。材料属性和尺寸由制造商提供作为典型值，需要为这些实验制造的特定板进行验证。
表二:Megtron 6、Nelco N4000-13EPSI和FR408HR板的层堆叠、玻璃类型、1ghz时的介电常数和厚度。
首先，将制造的电路板进行横切，以准确验证传输线的所有尺寸。图3显示了Isola FR408HR, Nelco N4000-13 EPSI, Megtron 6 RTF和HVLP饰面板的横截面。导体的厚度、宽度、迹线间距和上下层高度的尺寸均以微米为单位标注
图3:显示铜质粗糙度的走线截面显微照片，(a) FR408H， (b) Nelco N4000-13EPSI， (c) Megtron 6 RTF， (d) Megtron 6 HVLP板
散射参数测量使用4端口67 ghz矢量网络分析仪(VNA)，使用200 um-pitch GSSG配置的高频探头和高频卡接连接器。两套6寸差动网。和震后。FR408HR, Nelco N4000-13 EPSI, Megtron 6与RTF和HVLP整理测量长迹。测量12英寸的差模和共模插入损耗。四个板的轨迹如图4所示。文中还绘制了使用FR4板的类似结构的模拟插入损耗图，以供比较。图中显示的衰减与表i中给出的这些层压板的电学特性一致。测量到的HVLP处理的Megtron 6的差分插入损耗显示在25 GHz时比RTF处理的Megtron 6提高了约2 dB。与Nelco N4000-13 EPSI和FR408HR相比，采用HVLP抛光的Megtron 6也分别提高了4 dB和6 dB。震后,。 trace in Megtron 6 with HVLP laminate shows about 20 dB less loss when compared to similar trace in FR-4 board.
图4:测量的(a)差分和(b)共模插入损耗的大小显示在四个板上:Megtron 6 HVLP(粉红色)，Megtron 6 RTF(绿色)，Nelco N4000-13 EPSI(红色)和FR408HR(蓝色)。仿真结果还显示了典型FR-4板的插入损耗(黑色虚线)。
12英寸的差异组延迟。从测量的四端口s参数计算迹线。图5 (a)以频率为函数绘制了每英寸四块板的延迟。图中还包括FR-4板的模拟群延迟。如表i所示，Nelco N4000-13 EPSI从该层压板的介电常数值中显示出最小的延迟。典型的FR-4从其较高的介电常数中显示出最长的延迟。
时域模拟还使用测量的s参数来计算振幅为1 V，宽度为20 ps(对应数据速率为50 Gbps)，上升和下降时间为8 ps的脉冲激励下的单比特响应。图5(b)显示，通过观察图4(a)所示的差分插入损耗，Megtron 6板的单比特响应经历了最小的衰减。另一方面，与Megtron 6相比，FR-4的单比特响应遭受了更大的衰减和边缘退化，紧随其后的是FR408HR。尽管Nelco N4000-13 EPSI的单比特响应遭受了与FR408HR相似的衰减和色散，但由于其低介电常数，它的延迟最小。
图5:(a)每英寸延迟和(b)单比特响应(50 Gbps)的12英寸。长轨迹显示了四种电路板:Megtron 6 HVLP(粉红色)，Megtron 6 RTF(绿色)，Nelco N4000-13 EPSI(红色)，FR408HR(蓝色)和FR-4(黑色)。仿真得到了FR4板的群时延和脉冲响应。
接下来，我们用两根长度为6in的带状线测量的s参数。12英寸。利用广义模态s参数[7]-[8]识别宽带介质和导体粗糙度模型。下一节将解释该方法的详细信息。在大范围横截面和低损耗介质中正确分离导体和介质损耗的能力对于构建与板设计中使用的大范围横截面测量数据一致的模型非常关键。然后使用精确的传输线和过渡模型对运行速度为50 Gbps的高速互连进行分析和优化。
为了阅读这篇论文的其余部分，下载PDF．本文最初发表于2014年设计展。
参考文献
- a·f·本纳，等，“企业数据中心100G以太网的路线图”，IEEE。通讯杂志,第45卷，没有。2007年11月，第11 -17页。
- r . Kolliparaet al。，“10至25 Gbps铜背板串行链路的实际设计考虑因素”，见IEC DesignCon2006年2月6日至9日，加州圣克拉拉。
- h . Braunisch等，“高速柔性电路芯片到芯片的互连”，IEEE先进包装技术汇刊，第31卷，no。1，pp. 82-90, Feb. 2008.
- D. G. Kam，et al。，“25gb /s机载信号可行吗?””,IEEE先进包装技术汇刊，第32卷，no。2, pp. 328-344, 2009年5月。
- IEEE P802.3bjTM100gb /s背板和铜电缆专责小组，http://www.ieee802.org/3/bj．
- w·t·贝耶恩，等，“16gb /s内存接口的高级建模和准确表征，”IEEE先进包装技术汇刊，第32卷，no。2，页306-327,2009年5月。
- Y. Shlepnev，串行数据通道互连中频率依赖导体损耗和色散的建模，Simberian App.注#2007_02，http://www.simberian.com/AppNotes.php
- Y. Shlepnev，多千兆数据通道的频率依赖性介质损耗和色散建模(带实验验证)，Simberian App.注#2008_06开云体育官网登录平台网址http://www.simberian.com/AppNotes.php
作者(年代)传记
文德玛格尼胡(文登)T.贝耶恩1988年和1991年分别获得哥伦比亚大学电气工程学士学位和硕士学位，1997年获得伊利诺伊大学香槟分校电气与计算机工程博士学位。在过去，他曾受雇于IBM、惠普和安捷伦技术公司。他目前是Rambus Inc.的技术总监，负责多千兆串行和并行接口的信号和电源完整性。
Yeon-Chang Hahm1997年和2000年分别获得俄勒冈州立大学电气和计算机工程硕士和博士学位。他的学术研究领域主要集中在片上互连的分布式元件的计算和建模。获得学位后，他先后加入IBM、AMD，在SI/PI领域工作了12年。他目前是Rambus Inc.的首席工程师，负责板载和封装无源的电气建模以及高速串行和并行信号的SI模拟。
Jihong任2006年获得加拿大温哥华英属哥伦比亚大学计算机科学博士学位，在那里她致力于芯片对芯片高速巴士的最优均衡。她目前是Altera的高级经理，管理SerDes IO架构组。加入Altera之前，她曾任职Rambus Inc.，管理信号完整性和电源完整性团队。她撰写和合作撰写了30多篇论文，4个书籍章节，并在高速通信领域申请了14项专利。2010年，她被Rambus授予杰出发明家银奖。
戴夫·塞克他目前是Rambus Inc.的系统工程技术总监，在那里他已经工作了17年。他的职责包括IC封装和系统板级高速信号互连和电力传输网络的物理设计、建模和优化。此前，他曾在洛斯阿拉莫斯国家实验室担任研究助理。他于1996年获得亚利桑那大学电气与计算机工程硕士学位。
马伦没有目前是Rambus Inc.的高级首席工程师，专注于系统包装、机械和热设计;他在兰布斯工作了15年。在加入Rambus之前，他曾担任多个工程职位，包括电子包装、热设计、生物医学工程和机械系统工程设计。他拥有BSME(' 70)，是加州注册的专业工程师。
Yuriy Shlepnev博士他是simbeian Inc.的总裁兼创始人，在那里他开发了Simbeor电磁信号完整性软件。1983年获得新西伯利亚国立技术大学无线电工程硕士学位，1990年获得西伯利亚国立电信与信息学大学计算电磁学博士学位。他是Eagleware公司电磁模拟器的主要开发者，也是Mentor Graphics公司用于模拟信号和配电网络的电磁软件的主要开发者。他的研究成果发表在多篇论文和会议论文集上。