应对SI(信号完整性)和EMI(电磁干扰)问题是PCB设计工程师每天面临的挑战。虽然许多人依赖于设计审查和手动检查来识别这些问题，但更有效的方法是使用自动设计规则检查(drc)。这些drc可以编程和定制，以识别常见的SI和EMI问题，比人工检查更快，更可靠。本文讨论了使用drc可以发现的一些常见的SI和EMI问题。
pcb中EMI的常见原因
PCB产生辐射的最常见原因是信号返回电流路径的偏差或中断。任何时候高频信号没有在闭环中流动，天线就会产生，无论有意还是无意。在PCB上，环路的一部分是由信号走线和参考平面之间耦合的电磁场产生的，该路径上的任何中断都将产生天线并导致辐射发射。
- 网越过缝隙
返回路径中断的最严重情况是信号网穿过参考平面的间隙(见图1)。当信号网穿过平面分裂时，返回路径完全中断，电流将需要穿过备用路径(通常由电路板上的一些电容产生)以形成闭环。偏差越宽，高频内容作为电磁干扰辐射越多。这个问题可以通过在交叉点附近放置拼接电容器来缓解，但由于安装的电容器是窄带结构，因此不能完全消除这个问题。
另一种不太严重的情况是当信号网穿过参考平面上的孔或槽时。在这种情况下，回流电流的偏差要小得多，但会产生一些辐射，对于较大的槽更是如此。
图1所示。迹线穿过参考平面缝隙返回电流的偏差(如HyperLynx 3D所示)
- 垂直参考面变化
在PCB上同样常见的是信号通过通孔时改变参考。如果不同的参考平面没有连接在一起，这可能导致返回路径中断。这通常是通过拼接，但如果平面是不同的电压，那么拼接必须使用一个电容器，或一组电容器。此外，如果一个信号没有引用它自己的电压，即用于为其I/O缓冲区供电的电压，那么在返回路径中会有另一个不太明显的中断。
- 靠近平面边缘的网
另一种不太严重的辐射原因是当信号网被路由到参考平面的边缘附近时。这会导致电磁场耦合中的扰动，从而导致一些能量被辐射而不是耦合到参考平面。避免这种情况的一个简单方法是确保信号与飞机边缘保持最小距离。
pcb中si问题的常见原因
确保当今现代pcb上的信号完整性通常非常复杂，并且需要精心的模拟来验证性能。然而，网络信号完整性的一些基本要求可以通过drc来验证。
- 阻抗
确保总线上信号完整性的最基本要素之一是确保信号走线具有正确的阻抗。这是由轨迹几何形状决定的-宽度，厚度和参考平面以上的高度-以及板材料特性，特别是介电常数。在实际设计中，其他因素可能会影响走线阻抗，如参考平面上的孔、靠近区域填充或IC或连接器针脚区的颈降。沿着整个走线路线验证正确的阻抗可能很复杂，但对于最小化反射和确保最大余量至关重要。
- 差分阻抗
同样的问题也会影响差分对，并且实际上变得更加关键，因为差分对通常具有更快的信号边缘并且在更低的电压下运行，因此总线上任何不必要的反射的余量要小得多。由于差分对由一对走线组成，除了其他因素外，走线之间的间距是一个额外的问题。试图保持整个板的间距可能是困难的，但至关重要。
- 通过存根
高速差分信号的另一个常见问题是信号过孔上存在存根。对于正常的通孔通孔，除非信号从板的顶部转换到底部，否则会有一些数量的通孔像存根一样起作用。这将增加额外的不必要的反射，一些严重到足以扭曲接收到的信号，使其无法识别。反钻和盲孔/埋孔等技术可以减少或消除通孔桩，但需要额外的成本。仔细的层划分也可以将存根保持在最低限度，但必须确保每个多gb的信号。
- 串扰耦合
任何时候两条走线彼此平行布线，它们之间就会有能量耦合。这种耦合越小，走线越远，平行度越短。虽然知道串扰对接收信号的确切影响更复杂，但知道耦合电压的量更直接，可以使用迹线几何形状和信号的电压和边缘率来计算。可以检查设计以突出显示任何过度串扰耦合的区域。
刚果民主共和国
在高速PCB设计中，运行DRCs是对仿真的极好补充，可确保信号完整性和电磁兼容性。减缓电磁干扰就是一个很好的例子;有人可以在3D现场求解器中运行数小时的模拟，以确定穿过参考平面间隙的网的辐射强度，或者知道这是一个明显的问题，在设计上运行DRC，在几分钟内确定任何间隙交叉，以便消除它们。从仿真中获得的对特定设计类型或总线的洞察也可以编程到drc中，以便可以验证类似的设计具有相同的性能。
当被封装在DRC中时，这种类型的设计专业知识或IP将变得更加有效。此外，使用drc可以更快地执行设计审查，并且可以在多个设计中重复执行。
图2:在HyperLynx DRC中检测到的网络交叉间隙违规
利用drc自动识别PCB上潜在的SI和EMI问题，为PCB设计提供了更大的信心，大大增加了首次成功的可能性，并减少了设计修订的次数。
总结
在现代高速PCB设计中，EMI和SI问题是不容忽视的。其中许多问题很简单和/或众所周知，因此使用drc在帮助消除这些问题方面特别有效。设计过程经常会带来意想不到的设计问题，除了预期的，所以设计审查是必不可少的。通过使用drc，可以使这些设计审查准确、完整、可重复和高效。
作者的传记
帕特里克载体是Mentor Board系统部门的工程计划经理。他在信号和电源完整性领域拥有超过17年的经验，在2005年加入Mentor之前曾担任Dell的信号完整性工程师，支持HyperLynx高速PCB分析工具。他撰写了数十篇技术文章，并且是技术会议上公认的演讲者。
