目前对电源完整性的关注涉及到在高速设备(如内存设备、fpga、cpu和SerDes收发器)上保持低而平坦的阻抗。唯一的目标是确保稳定的电源电压，在规定的范围内，这些高速设备的负载电流是动态变化的。
功率完整性是一个更广泛的话题，适用于低功率电路。许多低功率电路对电源噪声非常敏感。超敏电路的例子包括时钟振荡器(xo)，低噪声放大器(LNAs)，锁相环(pll)，混合器和精密电压参考，仅举几例。
这些敏感电路最常见的性能指标包括电压和电流噪声、相位噪声、定时抖动和伪信号。这些特性经常受到电源噪声的影响，尽管电路性能和电源噪声之间的关系很少被定义。
本文阐述了这些敏感电路的性能如何被电源噪声降低，如何量化电源噪声的灵敏度，以及如何设计一个最佳性能的电源。
对电源噪音的敏感度
当噪声信号出现在非线性电路中时，各个频率相乘，产生混合产物。例如，图1所示的简单电路包含一个100 MHz的信号，其直流偏置用于偏压硅二极管。第二个500kHz信号也应用于二极管。二极管是一个非线性元件，其中电压与二极管电流的对数有关。
图1两个正弦波连接到硅结(二极管)的简单模型
进行了谐波平衡模拟，以显示二极管电压的谐波含量。当500kHz振幅设置为-65dBm时，只观察到100MHz信号，如图2所示。
图2 100MHz和直流偏置，500kHz设置为-65dBm振幅水平
在图3中，500kHz信号的振幅增加到-30dBm。500kHz信号在500kHz(未显示)时确实表现为噪声，但也表现为100MHz + 500kHz和100MHz−500kHz的和和和差频率。100MHz的振幅保持相对不变。
图3 100MHz和直流偏压500kHz设置为-30dBm振幅水平
进一步将500kHz信号增加到-10dBm显示非线性也增加了500kHz谐波的和和差，如图4所示。
图4 100MHz和直流偏置，500kHz设置为-10dBm振幅水平
大多数电路都是由硅结构成的;因此，它们表现出这种非线性现象。这些和和和差(或混合)频率是对振荡器、LNAs、adc和其他敏感电路性能的度量。虽然这些混合频率可以由多种来源产生，但最常见的，而且通常占主导地位的来源之一是电源。
定义的敏感性
通常很难确定有多少电源噪声可以容忍，因为这些信息通常不公布在组件数据表中。此外，制造商之间的差异非常大，甚至在单个制造商的产品线中，不同的型号也存在差异。
例如，在晶体振荡器的情况下，有许多振荡器拓扑;有些包括内部锁相环，内部稳压器或滤波器组件。虽然这些内部电路的细节通常没有公布，但可以在相位噪声或抖动测量中看到影响。
两个不同125 MHz时钟的相位噪声图在图5中说明了这种差异。一个图显示了一个典型的驼峰，通常是内部锁相环的结果，而另一个图没有。两个时钟也有显著不同的集成时间抖动，一个为377 fs，另一个为1.5 ps。
图5两个不同制造商的125MHz时钟的相位噪声图
连接到高斯噪声发生器的线注入器用来调制电源，同时测量信号分析仪上的时钟相位噪声。其中一个时钟的设置位于Picotest VRTS3演示板上，如图6所示。第二个时钟采用相同的设置。
图6 Picotest VRTS3演示板与J2120A线注入器测量125MHz时钟频谱
将相同的宽带噪声电压添加到两个时钟中，以观察对相位噪声的影响。图7中的图比较了有注入噪声和没有注入噪声的两个时钟的相位噪声。Silicon Labs 571时钟对电源调制噪声不敏感，因为它在时钟内部包含一个高噪声抑制电压调节器。另一个时钟，福克斯Xpresso，由于电源和低噪声电源设计将需要降低近25分贝的相位噪声。Xpresso时钟似乎也有一个150kHz的内部共振，这是明显的随着共振的所有谐波。在选择过程中应仔细权衡这种噪声敏感性。电源组件消耗的额外成本和物理板面积可能更好地用于低灵敏度时钟。尽管如此，仍有许多敏感电路会对电源噪声敏感，本文将展示如何设计低噪声电源。
图7添加电源噪声和不添加电源噪声时两个时钟的相位噪声图。选择对电源噪声不太敏感的时钟是减少相位噪声的一种方法。
确定电源噪音限值
最佳时钟性能是通过使用接近理想的电源测量相位噪声来确定的。这建立了时钟的最佳性能，如图8所示，以及来自两个更高噪声电源的噪声。
图8时钟相位噪声由零调制的J2120A注入器供电，本质上是一个“无噪声”电源，以及另外两个电源
图8中使用的三个电源的直接电压噪声密度测量结果如图9所示。
图9 J2120A线路注入器、LM1086 LDO线性稳压器和LMR10515 POL开关稳压器的电压噪声
接下来，使用图9所示的三个电源测量灵敏时钟的相位噪声。结果如图10所示。
图10使用图9中测量的相同三种电源的灵敏时钟相位噪声。注意，当开关调节器供电时，2.9 MHz的刺激明显。
电源噪声滤波器的设计
可容忍的电源噪声和所需的降噪可以从图8的“无噪声”源图中确定，也可以从图9的稳压器供电时噪声的增加情况确定。大多数稳压器噪声是由内部参考电压引起的，因此不能在稳压器的输入端去除，只能从稳压器的输出端去除。使用后稳压器滤波器去除电源噪声需要衰减等于相位噪声退化。例如，对于线性稳压器的附加噪声，滤波器需要在5kHz提供6dB衰减，而开关稳压器则需要在5kHz提供14dB衰减的滤波器。在每个频率重复这些计算会得到最小滤波器衰减的完整定义，以补偿来自调节器的最大电压噪声，以实现时钟的最佳性能。
如图11所示，在稳压器和敏感电路之间插入一个串联电阻，并在负载两端插入一个接地电容，这是低通RC噪声滤波器的最简单形式。
图11在稳压器和时钟之间插入的电阻和电容的示意图，以衰减电源噪声
电阻器的值是通过电阻器的压降和所需电容大小之间的权衡。允许100mV的下降通过该时钟的电阻，这将消耗39mA，导致标称电阻值为:
使用标准电阻值2.4Ω和每个频率下的δ衰减(dB)要求计算所需的电容，如图10所示。
电容的最大允许串联电阻(ESR)是由最高衰减要求确定的，即在线性调节器的例子中，在28kHz时为14dB。
计算出所需的最小电容和衰减，以及使用2.4Ω电阻和插入稳压器和时钟之间的33uF电容模拟的衰减。在三个不同的ESR值下进行了模拟，结果如图12所示。
图10中的所需衰减(点)与最小的2.4Ω电阻一起使用，以确定公式2中的最小所需电容。使用2.4Ω电阻和33uF电容滤波器的模拟显示了3个不同ESR值的频率依赖性衰减。结果证实了电容的423mΩ最大ESR估计。
在稳压器和时钟之间插入一个2.4Ω电阻和一个33uF, 30mΩ ESR铝聚合物电容，测量到的相位噪声，以及之前的测量，如图13所示。添加滤波器的线性稳压器的相位噪声现在几乎与最佳相位噪声无法区分。这是使用标准线性调节器实现最佳性能的最简单方法。一个类似的，虽然更大的滤波器也可以设计，这将允许使用开关调节器。
图13与连接到线性稳压器的2.4Ω和33uF聚合物电解电容滤波器相比，图8中相同3个稳压器的相位噪声。添加R-C滤波器(红色迹线)几乎匹配最佳情况下的“无噪声”电压源(蓝色迹线)。
计算得到的开关稳压器所需的最小电容和衰减，以及使用2.4Ω电阻和插入稳压器和时钟之间的82uF电容模拟的衰减。在三个不同的ESR值下进行了模拟，结果如图14所示。在这里，我们看到更高的噪声开关稳压器将需要几乎两倍的电容和显著降低ESR，以匹配“无噪声”电源性能。
图14图10所需的衰减(点)，公式2的最小电容，模拟的2.4Ω和82uF滤波器。模拟了三个ESR值，确认了70mΩ最大ESR估计值。
单极R-C型滤波器是一种简单、廉价和有效的解决方案，用于从廉价的稳压器为敏感电路供电。
有趣的是，开关电源在几十千赫的频率下噪声很大，而如图15所示的测量中所示，开关频率在2.8MHz时要高得多。该图显示了2.8MHz的基本开关频率和中心迹的谐波，以及较低迹带1kHz带宽的噪声。
图15 VRTS3 POL调节器的频谱图显示了开关谐波(中图)和宽带低频噪声(下图)
图16中的示波器图像显示了2.8 MHz负载点(POL)调节器的开关节点。在以时间0时的触发器为中心的底部图中，几乎没有前缘调制。中间的图显示了触发后的60 uS波形。现在两个边缘都出现了严重的调制，表明脉冲宽度和频率调制。这种调制有时是为了EMI的好处而故意添加的，以扩展光谱内容和降低峰值振幅，导致低频噪声。这种低频噪声最终决定了滤波器的大小，而不是开关纹波。
图16 VRTS 3 POL调节器在0us(触发)和62us触发后的开关节点
通过在串联电阻中添加铁氧体珠或片式电感器，可以将高频负载噪声与噪声滤波器相结合。最大电感值与串联电阻值和滤波电容有关:
将电感值增加到超过这个限制将导致杂散响应或增加噪声。从公式4中使用2.4Ω电阻和33uF线性调节器滤波器计算出的最大电感值为95uH。通常，这个值会较低，并由电感、直流电阻(DCR)、最大工作电流和芯片大小决定。因为所需的总电阻没有从2.4Ω值改变，电感DCR从2.4Ω值减去，保持相同的压降和低频噪声衰减。选择带有2.4Ω DCR的电感器完全消除了外部电阻。
TDK GLFR1608T470M-LR 47uH/35mA电感在0603芯片中指定具有2.3Ω标称DCR。这个电感的DCR足够接近2.4Ω，因此不需要额外的电阻，与电阻电容滤波器相比，滤波器不占用任何额外的PCB区域。滤波器示意图如图17所示，模拟的滤波器衰减如图18所示。
图17 47uH/2.3Ω芯片电感取代了电阻，保持了噪声密度，提高了高频衰减和隔离性。
图18电感的2.3Ω DCR满足噪声密度衰减，而电感极大地改善了高频衰减。电感低于最大值;因此，在滤波器中没有峰值。
低频噪声衰减完全由电阻器提供。删除或减少它会增加时钟噪声，也会导致峰值。电容ESR固定在5mΩ， 47uH电感的DCR从0.3Ω扫到2.3Ω。图19所示的结果清楚地显示了这一点。将电阻降低到1.3Ω不能在5kHz时提供所需的6dB衰减，进一步降低到0.3Ω则在4kHz时获得11dB增益。
47uH滤波器电阻从0.3Ω到1.3Ω和2.3Ω，同时保持33uF电容和5mΩ ESR。在1.3Ω，滤波器无法在5kHz时提供必要的6dB噪声密度衰减。
允许电源噪声密度也可以直接从“无噪声”源相对于线性和开关稳压器的相位噪声测量中计算出来，如图10所示。从-12dBuV/√Hz线性稳压器噪声中减去5kHz处的6dB相位噪声降解，得到5kHz处的可容忍噪声为-18dBuV/√Hz。类似地，从-4dBuV/√Hz开关稳压器噪声中减去14dB相位噪声退化也会得到-18dBuV/√Hz的允许电压噪声。
高精度低噪声监管机构
高精度稳压器设计用于敏感应用。例子包括线性技术LT3042和模拟设备ADM7154。ADM7154的框图如图20所示。参考电压通常是稳压器中的主要噪声源，因此参考缓冲器被引出用于外部电容以降低电源噪声。放大器对运放和驱动电源也很敏感，因此旁路引脚也被带出用于外部电容，以降低电源噪声。稳压器MOSFET的输入也被带出到VREG引脚，这样就可以连接外部电容以降低噪声。完整的应用电路如图21所示。
图20从制造商数据表中获得的模拟设备ADM7154框图
这个电路需要五个电容器，以尽量减少稳压器噪声。在大多数情况下，成本较低的稳压器的被动过滤将在成本的一小部分上执行得同样好。考虑到大多数敏感电路对电压噪声都很敏感，但通常不要求绝对电压水平非常精确，这一点尤其正确。
图21 ADM7154的典型应用电路显示除了输入和输出滤波电容外还有3个外部滤波电容。
结论
在稳压器的输出端增加一个简单的R-L-C滤波器可以为功率敏感电路提供低成本的超低噪声供应解决方案。与使用“无噪声”电源或线路注入器相比，使用所选的稳压器对敏感电路进行测量可以获得所需的降噪水平。可以使用R、L和C值的简单计算，然后模拟验证所需的噪声衰减随频率的变化。
测试结果证实了输出R-C滤波器线性稳压器的低噪声下限。通过将电阻器替换为包含所需DCR的电感器，可以实现进一步降低负载噪声的额外高频衰减。
利用大型信号模拟器可以模拟电源噪声对相位噪声和时间抖动的影响。
如果对低噪声而不是绝对电压精度感兴趣，那么购买专业的低噪声稳压器可能就没有必要了。低噪声调节器仍然需要大量的外部电容，与设计了DCR和ESR的简单lc滤波器相比，可能实际上并不能减少部件数量。
附录:设计技巧
有几种方法可以提高首次通过设计的成功率。
包括电源噪声以及任何互连线电感和输入电容，特别是如果电源是外部的，如台式电源。
图22确保包括电源噪声和互连线电感和输入电容。在某些情况下，电容是内部的，就像晶体振荡器一样。如果不确定，请在输入引脚处测量阻抗。
图23包含(蓝色)和不包含(红色)电源噪声的振荡器相位噪声。注意，除了来自谐振输入互连电缆的清晰噪声外，还有升高的噪声地板。
该模拟器还可以从相位噪声模拟中解释时间抖动，标记可以用来限制积分带宽。
大多数的数据表和规范涉及抖动而不是相位噪声。虽然我更喜欢相位噪声，因为它提供了频率数据，但两者是直接相关的，允许模拟器将其中一个转换为另一个，如图24所示。
图24模拟器从标记f_low和f_high之间计算曲线下的面积，并将相位噪声转换为时间抖动
并非所有的稳压器都是一样的。测量各种各样的东西。
我喜欢安装电压调节器到小的女儿卡，我可以插入一个载波板，如图25所示。这允许快速，准确，和可重复的测量，也可以包括一个互连的敏感电路。从一个稳压器到另一个稳压器的变化可以是20分贝或更多。稳定性差的稳压器也会显示与图23所示的峰值相似的谐振峰。
图25带有稳压器子板的载波板使快速测量大量稳压器样本变得简单。
电压调节器有几种噪声路径，包括空气。
稳压器不仅有输出噪声，而且有多种噪声源。电压调整器输入端的某些百分比的噪声将泄漏到由电源抑制比(PSRR)决定的输出。选择具有高PSRR的调节器将减少外部滤波。由于敏感电路的电流噪声，输出阻抗也会传播噪声。在工作负载电流下测量阻抗，寻找低而平坦的输出阻抗。长而无屏蔽的迹线或谐振电路对附近的电磁干扰很敏感。使敏感电路尽可能远离开关电源或屏蔽它们。如前所述，确保在敏感电路输入处阻抗低且平坦。
电压调整器有许多噪声路径要考虑，而不仅仅是输出噪声。
将近场探头连接到宽带谐波梳是最快、最简单的方法，如图26中屏幕右下角所示。
图27连接到近场的谐波梳是一种快速定位电源连接中谐振的方法。
参考文献
[1]Alan Walsh，“精度逐次逼近adc的电压参考设计”。http://www.analog.com/en/analog-dialogue/articles/precision-successive-approximation-adcs.html
[2]沃尔特荣格，“建立超低噪声电压基准。”电子设计模拟应用，1993年6月24日。
[3] Steven M. Sandler，《电压控制回路的感应特性》。http://www.edn.com/electronics-blogs/impedance-measurement-rescues/4438578/The-inductive-nature-of-voltage-control-loops
Steve Hageman，“简单电路降低调节器噪声下限。”http://www.edn.com/electronics-blogs/the-practicing-instrumentation-engineer/4422750/3/Simple-circuits-reduce-regulator-noise-floor
[5] Steven M. Sandler，“排除时钟抖动和识别PDN敏感性”。https://www.eeweb.com/blog/eeweb/troubleshooting-clock-jitter-and-identifying-pdn-sensitivities
作者(年代)传记
史蒂夫·桑德勒从事电力系统工程工作近40年。史蒂夫是PICOTEST.com该公司专门从事电力完整性解决方案，包括测量产品、服务和培训。他经常就电力、PDN和分布式系统的主题在国际上演讲和领导研讨会，是EDA软件的Keysight认证专家。
他经常写有关电源和PDN性能的文章和书籍，他的最新著作，电源完整性:电子系统中电源相关参数的测量、优化和故障排除，在2014年由麦格劳-希尔出版。